5-47
函数的 definitions 为 cdp1854a
terminals 模式 1 cdp1800-序列
微处理器 兼容
信号: 函数
V
DD
:
积极的 供应 电压.
模式 选择 (模式):
一个 高-水平的 电压 在 这个 输入 选择 cdp1800-序列
微处理器 模式 运作.
V
SS
:
地面
碎片 选择 2 (cs2):
一个 低-水平的 电压 在 这个 输入 一起 和 cs1 和 cs3
选择 这 cdp1854a uart.
接受者 总线 (r 总线 7 - r 总线 0):
接受者 并行的 数据 输出 (将 是 externally 连接
至 相应的 传输者 总线 terminals).
中断 (int):
一个 低-水平的 电压 在 这个 输出 indicates 这 存在 的
一个 或者 更多 的 这 中断 情况 列表 在 表格 1.
framlng 错误 (fe):
一个 高-水平的 电压 在 这个 输出 indicates 那 这 received
character 有 非 有效的 停止 位, i.e., 这 位 下列的 这 parity
位 (如果 编写程序) 是 不 一个 高-水平的 电压. 这个 输出 是
updated 各自 时间 一个 character 是 transferred 至 这 接受者
支持 寄存器.
parity 错误 或者 overrun 错误 (pe/oe):
一个 高-水平的 电压 在 这个 输出 indicates 那 也 这 pe
或者 oe 位 在 这 状态 寄存器 有 被 设置 (看 状态
寄存器 位 分派, 表格 2).
寄存器 选择 (rsel):
这个 输入 是 使用 至 choose 也 这 控制/状态
寄存器 (高 输入) 或者 这 传输者/接受者 数据
寄存器 (低 输入) 符合 至 这 真实 表格 在 表格 3.
接受者 时钟 (rclock):
时钟 输入 和 一个 频率 16 时间 这 desired 接受者
变换 比率.
tpb:
一个 积极的 输入 脉冲波 使用 作 一个 数据 加载 或者 重置 strobe.
数据 有 (da):
一个 低-水平的 电压 在 这个 输出 indicates 那 一个 全部
character 有 被 received 和 transferred 至 这 接受者
支持 寄存器.
串行 数据 在 (sdl):
串行 数据 received 在 这个 输入 线条 enters 这 接受者
变换 寄存器 在 一个 要点 决定 用 这 character 长度.
一个 高-水平的 输入 电压 必须 是 呈现 当 数据 是 不
正在 received.
clear (clear):
一个 低-水平的 电压 在 这个 输入 resets 这 中断 flip-
flop, 接受者 支持 寄存器, 控制 寄存器, 和
状态 寄存器, 和 sets 串行 数据 输出 (sdo) 高.
transmltter 支持 寄存器 empty (thre):
一个 低-水平的 电压 在 这个 输出 indicates 那 这
传输者 支持 寄存器 有 transferred 它的 内容 至
这 传输者 变换 寄存器 和 将 是 reloaded 和 一个
新 character.
碎片 选择 1 (cs1):
一个 高-水平的 电压 在 这个 输入 一起 和
cs2 和 cs3
选择 这 uart.
要求 至 send (rts):
这个 输出 信号 tells 这 peripherai 至 得到 准备好 至 receive
数据.
clear 至 send (cts) 是 这 回馈 从 这
附带的.
Rts 是 设置 至 一个 低-水平的 电压 当 数据 是
latched 在 这 传输者 支持 寄存器 或者 tr 是 设置 高,
和 是 重置 高 当 两个都 这 传输者 支持 寄存器
和 传输者 变换 寄存器 是 empty 和 tr 是 低.
seral 数据 输出 (sdo):
这 内容 的 这 传输者 变换 寄存器 [start 位, 数据
位, parity 位, 和 停止 位(s)] 是 serially shifted 输出 在 这个
输出. 当 非 character 是 正在 transmitted, 一个 高 水平的
是 maintained. 开始 的 传递 是 defined 作 这
转变 的 这 开始 位 从 一个 高-水平的 至 一个 低-水平的
输出 电压.
transmltter 总线 (t 总线 0 - t 总线 7):
传输者 并行的 数据 输入. 这些 将 是 externally
连接 至 相应的 接受者 总线 terminals.
rd/
wr:
一个 低-水平的 电压 在 这个 输入 门 数据 从 这 传输者
总线 至 这 传输者 支持 寄存器 或者 这 控制 regis-
ter 作 选择 用 寄存器 选择. 一个 高-水平的 电压 门
数据 从 这 接受者 支持 寄存器 或者 这 状态 regis-
ter, 作 选择 用 寄存器 选择, 至 这 接受者 总线.
碎片 选择 3 (cs3):
和 高-水平的 电压 在 这个 输入 一起 和 cs1 和
cs2 选择 这 uart.
附带的 状态 中断 (psi):
一个 高-至-低 转变 在 这个 输入 线条 sets 一个 位 在 这
状态 寄存器 和 导致 一个
中断 (int = 低).
外部 状态 (es):
一个 低-水平的 电压 在 这个 输入 sets 一个 位 在 这 状态
寄存器.
cdp1854a, cdp1854ac
: 点此下载
