20 管脚 定义
(持续)
标识 管脚 IO 函数
DIFF
VOH 15 O
差别的 高 电压 Load
这个 输出 是 连接 至 一个 加载 网络 这个 是 ten 时间 这
值 的 这 加载 网络 连接 至 这 差别的 PCLK pins
DIFF
VOL 16 O
Differentlal 低 电压 Load
这个 输出 是 连接 至 一个 加载 网络 这个 是 ten 时间 这
值 的 这 加载 网络 连接 至 这 差别的 PCLK pins
DVDD 4 S
数字的 VDD
这个 管脚 serves 作 这 源 为 这 内部的 CGS410 计数器 circuitry 这个 输入
应当 是 好 关联 至 BVDD 和 绕过 至 DGND
EN 28 I
一个 起作用的-high 水平的-sensltlve TTL 兼容 Input
这个 输入 是 抽样 在 这 下落 边缘
的 CSB EN 高 准许 数据 至 是 transferred 至 这 shadow 寄存器 在 这 写 模式 或者 至 这 变换
寄存器 在 这 读 mode
EXTCLK 2 I
外部 Clock
当 这 内部的 多路调制器 是 设置 至 EXTCLK mode 这 结晶 和 阶段-锁
循环 是 bypassed 和 这个 TTL 兼容 输入 将 驱动 这 PCLK 输出 和 这 L 分隔物 input
如果 这 外部 VCO 模式 是 invoked EXTCLK 驱动 这 P 和 N dividers 当 这个 输入 是 不
selected 它 应当 是 驱动 至 一个 高 或者 低 至 避免 oscillations
过滤 12 O
过滤 Output
这个 电流 源 输出 是 驱动 从 这 内部的 承担 pump 这个 输出 是 left
floating 在 产品 在哪里 仅有的 这 内部的 低 通过 过滤 是 used 过滤 是 使用 为
产品 这个 需要 被动的 或者 起作用的 外部 LPF networks 为 被动的 LPF networks 这个
输出 应当 是 连接 直接地 至 FREQCTL 输入 和 这 LPF 网络 (看
图示 3-7
)
FREQCTL 11 I
频率 Control
FREQCTL 是 这 VCO 电压 控制 input 当 在 外部 循环 过滤 mode
这 电压 呈现 在 这个 输入 确定 这 VCO frequency 为 产品 这个 需要 仅有的
这 内部的 filters 这个 输入 是 left unconnected 这个 输入 是 使用 为 产品 这个 需要
外部 网络 为 循环 filtering 这 输入 电压 范围 应当 不 超过 AVDD 和 不 go
在下 这 AGND reference
LCLK 23 O
加载 时钟 Output
这个 CMOS compatible 非-gated 输出 是 典型地 使用 在 video 产品
这个 需要 一个 可编程序的 时钟 至 生产 更小的 输出 发生率 同步的 至 PCLK
Typically 这个 是 使用 至 时钟 video 变换 寄存器 或者 RAMDACs
LCLK
EN 24 I
加载 时钟 Enable
这个 同步的 起作用的 高 TTL 兼容 输入 选择 whether 这 LCLK
输出 是 无能 或者 enabled 一个 高 水平的 使能 这 LCLK 输出 pin 当 一个 低 使不能运转
activity 在 这 LCLK 在 这 无能 状态 LCLK 是 驱动 高 或者 低 取决于 在 这 逻辑 状态 的
这 L 计数器 当 disabled 谈及 至 这 LCLK
EN 定时 specification
PCLK 18 O
差别的 PCLK Output
这个 高 速 输出 是 配置 至 驱动 一个 host 的 设备 需要
差别的 时钟 inputs 输出 电压 摆动 是 定义 用 这 差别的 水平的 控制 位 (位 1)
PCLKB 19 O
差别的 PCLK Output
这个 高 速 输出 是 配置 至 驱动 一个 host 的 设备 需要
差别的 时钟 inputs 输出 电压 摆动 是 定义 用 这 差别的 水平的 控制 位 (位 1)
R
WB 27 I
ReadWrite Select
R
WB 是 一个 水平的 敏感的 TTL 兼容 input 当 writing 值 至 这
chip 这 R
WB 将 是 抽样 低 在 这 下落 边缘 的 CSB Conversely 当 读 values
这 R
WB 将 是 抽样 高 在 这 下落 边缘 的 CSB
XGND 8 S
结晶 Ground
这个 管脚 serves 作 这 地面 返回 为 这 内部的 振荡器 circuitry 所有 外部
振荡器 support 是 它 起作用的 或者 passive 应当 是 系 至 XGND 为 最好的 performance
XTLIN 6 I
结晶 Input
XTLIN 是 设计 至 运作 和 crystal 振荡器 或者 陶瓷的 共振器 input 为
结晶 输入 applications 这 结晶 应当 是 这 基本的 并行的 模式 type 看 这
产品 图解 为 更多 information
XTLOUT 7 O
结晶 Output
这个 输出 是 使用 作 这 Pierce 振荡器 输出 为 使用 和 并行的 模式
crystals 一个 外部 电阻 在 XTLOUT 和 XTLIN 将 偏差 这个 平台 至 大概
XVDD2 这个 输出 是 left floating 为 产品 这个 直接地 驱动 这 XTLIN
XVDD 9 S
结晶 VDD
这个 积极的 电源 供应 输入 来源 这 内部的 振荡器 circuitry 所有 外部
振荡器 support 是 它 起作用的 或者 passive 应当 是 关联 至 XVDD 为 最好的 performance 这个
供应 输入 必须 追踪 DVDD 至 在里面 5%
4
: 点此下载
