初步的 技术的 数据 AD5660
rev. prj | 页 7 的 20
定时 特性
所有 输入 信号 是 指定 和 tr = tf = 1 ns/v (10% 至 90% 的 v
DD
) 和 安排时间 从 一个 电压 水平的 的 (v
IL
+ v
IH
)/2. 看 图示 2.
V
DD
= 2.7 v 至 5.5 v; 所有 规格 t
最小值
至 t
最大值
, 除非 否则 指出.
限制 在 t
最小值
, t
最大值
参数 V
DD
= 2.7 v 至 3.6 v V
DD
= 3.6 v 至 5.5 v 单位 情况/comments
t
1
1
50 33 ns 最小值 sclk 循环 时间
t
2
13 13 ns 最小值 sclk 高 时间
t
3
13 13 ns 最小值 sclk 低 时间
t
4
13 13 ns 最小值
同步
至 sclk 下落 边缘 建制 时间
t
5
5 5 ns 最小值 数据 建制 时间
t
6
4.5 4.5 ns 最小值 数据 支撑 时间
t
7
0 0 ns 最小值
sclk 下落 边缘 至
同步
rising 边缘
t
8
50 33 ns 最小值
最小
同步
高 时间
t
9
13 13 ns 最小值
同步
rising 边缘 至 sclk 下降 ignore
t
10
0 0 ns 最小值
sclk 下落 边缘 至
同步
下降 ignore
1
最大 sclk 频率 是 30 mhz 在 v
DD
= 3.6 v 至 5.5 v 和 20 mhz 在 v
DD
= 2.7 v 至 3.6 v.
图示 2. 串行 写 运作