AD5660 初步的 技术的 数据
rev. prj 页 8 的 20
管脚 配置 和 function 描述
图示 3. 管脚 配置
表格 3. 管脚 函数 描述
管脚 非. Mnemonic 函数
1 V
DD
电源 供应 输入. 这些 部分 能 是 运作 从 2.5 v 至 5.5 v 和 v
DD
应当 是 decoupled 至 地.
2 V
REFOUT
涉及 电压 输出.
3 V
FB
反馈 连接 为 这 输出 放大器.
4 V
输出
相似物 输出 电压 从 dac. 这 输出放大器 有 栏杆 至 栏杆 运作.
5
同步 水平的 triggered 控制 输入 (起作用的低). 这个 是 这 框架 synchronization 信号 为 这 输入 数据. 当
同步
变得 低, 它 使能 这 输入 变换 寄存器 和 数据是 transferred 在 在 这 下落 edges 的 这 下列的
clocks. 这 dac 是 updated 下列的 这 24th 时钟 循环 除非
同步
是 带去 高 在之前 这个 边缘 在 这个
情况 这 rising 边缘 的
同步
acts 作 一个 中断 和 这 写sequence 是 ignored 用 这 dac.
6 SCLK
串行 时钟 输入. 数据 是 clocked 在 这 输入 变换 register 在 这 下落 边缘 的 这 串行 时钟 输入. 数据
能 是 transferred 在 比率 向上 至 30 mhz.
7 D
在
串行 数据 输入. 这个 设备 有 一个 24-位 变换 寄存器.数据 是 clocked 在 这 register 在 这 下落 边缘 的
这 串行 时钟 输入.
8 地 地面 涉及 要点 为 所有 电路系统 在 这 部分.
: 点此下载
