CS4392
DS459PP2 5
1. 管脚 描述 - PCM 数据 模式
RST
1
重置
(
输入
) - Powers 向下 设备 和 resets 所有 内部的 寄存器 至 它们的 default settings.
VL
2
逻辑 电源
(
输入
)
-
积极的 电源 为 这 数字的 输入/输出.
SDATA
3
串行 音频的 数据
(
输入
) - 输入 为 two’s complement 串行 音频的 数据.
SCLK
4
串行 时钟
(
输入
/
输出
) - 串行 时钟 为 这 串行 音频的 接口.
LRCK
5
Left 正确的 时钟
(
输入
/
输出
) - 确定 这个 频道, Left 或者 正确的, 是 目前 起作用的 在 这
串行 音频的 数据 线条.
MCLK
6
主控 时钟
(
输入
) - 时钟 源 为 这 delta-sigma modulator 和 数字的 过滤.
FILT+
11
积极的 电压 涉及
(
输出
)
-
积极的 涉及 电压 为 这 内部的 抽样 电路.
CMOUT
12
一般 模式 电压
(
输出
) - 过滤 连接 为 内部的 安静的 电压.
AMUTEC
BMUTEC
20
13
沉默的 控制
(
输出
) - 这 沉默的 控制 管脚 变得 高 在 电源-向上 initialization, 重置, 噪声抑制,
电源-向下 或者 如果 这 主控 时钟 至 left/正确的 时钟 频率 比率 是 incorrect.
aoutb-
AOUTB+
AOUTA+
AOUTA
14
15
18
19
差别的 相似物 输出
(
输出
) - 这 全部 规模 差别的 相似物 输出 水平的 是 指定 在 这
相似物 特性 规格 表格.
AGND
16
地面
(
输入
)
VA
17
相似物 电源
(
输入
)
-
积极的 电源 为 这 相似物 部分.
控制 端口 模式 定义
M3
7
模式 选择
(
输入
) - 这个 管脚 应当 是 系 至 地 水平的 在 控制 端口 模式.
scl/cclk
8
串行 控制 端口 时钟
(
输入
) - 串行 时钟 为 这 串行 控制 端口.
sda/cdin
9
串行 控制 数据
(
输入/输出
) - SDA 是 一个 数据 i/o 线条 在 I
2
C 模式. CDIN 是 这 输入 数据 线条 为
这 控制 端口 接口 在 SPI 模式.
ad0/cs
10
地址 位 0 (i
2
c) / 控制 端口 碎片 选择 (spi)
(
输入/输出
)-ad0isachipaddresspinini
2
C
模式; CS
是 这 碎片 选择 信号 为 SPI format.
保卫-alone 模式 定义
M3
M2
M1
M0
7
8
9
10
模式 选择
(
输入
) - 确定 这 运算的 模式 的 这 设备.
RST AMUTEC
VL aouta-
SDATA AOUTA+
SCLK VA
LRCK AGND
MCLK AOUTB+
M3 aoutb-
(
scl/cclk) M2 BMUTEC
(
sda/cdin) M1 CMOUT
(
ad0/cs
)m0 FILT+
1
2
3
4
20
19
18
17
5
6
7
8
16
15
14
13
9
10
12
11
: 点此下载
