CS4392
DS459PP2 9
3. 产品
3.1 推荐 电源-向上 Sequence 为 硬件 模式
1) 支撑
RST
低 直到 这 电源 供应, 主控, 和 left/正确的 clocks 是 稳固的.
2) Bring
RST
高. 之后 10ms 这 设备 将 begin 正常的 运作.
3.2 推荐 电源-向上 Sequence 和 进入 至 控制 端口 模式
1) 支撑
RST
低 直到 这 电源 供应, 主控, 和 left/正确的 clocks 是 稳固的. 在 这个 状态, 这 控制
端口 是 重置 至 它的 default settings 和 FILT+ 将 仍然是 低.
2) Bring
RST
高. 这 设备 将 仍然是 在 一个 低 电源 状态 和 FILT+ 低 和 这 控制 端口 是
accessible.
3) 写 30h 至 寄存器 05h 在里面 10 ms 循环 下列的 这 释放 的 RST
. 如果 之后 10ms 这 控制
端口 有 不 被 initiated 和 这个 command, 这 设备 将 enter 保卫-alone 模式. 这 CPEN 位,
不管怎样, 将 是 写 在 任何 时间 之后 10ms. 它 是 推荐 至 写 CPEN 在之前 10ms 在 或者-
der 至 减少 这 possibility 的 任何 extraneous click 或者 流行音乐 噪音 从 occurring.
4) 这 desired 寄存器 settings 能 是 承载 当 keeping 这 PDN 位 设置 至 1.
5) 设置 这 PDN 位 至 0. 这个 将 initiate 这 电源-向上 sequence 这个 需要 大概 10 µs.
3.3 相似物 输出 和 过滤
这 应用 便条 “Design 注释 为 一个 2-柱子 过滤 和 差别的 Input” discusses 这 第二-顺序
Butterworth 过滤 和 差别的 至 单独的-结束 转换器 作 seen 在 图示 3. 一个 alternate 配置
能 是 seen 在 这 cdb4392. 这个 alternate 过滤 配置 accounts 为 这 differing 交流 负载 在 这
+ 和 - 差别的 输出 管脚 这个 是 正常情况下 呈现 在 一个 电路 像 图示 3. 它 也 显示 一个 交流
连接 配置 这个 减少 这 号码 的 必需的 交流 连接 电容 至 2 caps 每 chan-
nel. 这 电路 在 图示 3 将 也 是 直流 结合, 不管怎样 这 过滤 在 这 CDB4392 必须 是
交流 结合. 这 CS4392 是 一个 直线的 阶段 设计 和 做 不 包含 阶段 或者 振幅 补偿
为 一个 外部 过滤. 因此, 这 DAC 系统 阶段 和 振幅 回馈 将 是 依赖 在 这
外部 相似物 电路系统.
3.01k 1.58k
3.01k
10 uf 560
1.58k
10 uf
3.32k
+
-
3
2
1
R17
3.32k
10 uf
680 pf
C10
680 pf
2700 pf
2700 pf
47k
aout -
aout +
相似物_输出
图示 3. CS4392 输出 过滤
: 点此下载
