CS43L43
6 DS479PP3
3.0 产品
3.1 样本 比率 范围/运算的 模式 选择
这 设备 运作 在 一个 的 二运算的 模式. 运作 在 either 模式 取决于 在 这 输入 sam-
ple 比率 和 这 比率 的 这 主控 时钟 至 这 left/正确的 时钟 (看 部分 3.2). 样本 比率 外部 这
指定 范围 为 各自 模式 是 不 supported.
3.2 系统 clocking
这 设备 需要 外部 一代 的 这 主控(mclk) 和 left/正确的(lrck) clocks. 这 设备
也 需要 外部 generation 的 这 串行 时钟 (sclk) 如果 这 内部的 serial 时钟 是 不 使用. 这
lrck, 定义 也 作 the 输入 样本 比率 f
s
, 必须 是 synchronously derived 从 mclk 符合 至
指定 ratios. 这 指定 比率s 的 mclk 至 lrck, along 和 several 标准 音频的 样本 比率
和 这 必需的 mclk 频率,是 illustrated 在 tables 2-3.
*requires mclkdiv 位 = 1 在 这 模式控制 2 寄存器 (地址 0bh).
输入 样本 比率 (f
S
)模式
2khz - 50khz 单独的 速 模式
50khz - 100khz 翻倍 速 模式
表格 1. cs43l43 运算的 模式
样本 比率
(khz)
mclk (mhz)
256x 384x 512x 768x* 1024x*
32 8.1920 12.2880 16.3840 24.5760 32.768
44.1 11.2896 16.9344 22.5792 33.8688 45.1584
48 12.2880 18.4320 24.5760 36.8640 49.1520
表格 2. 单独的-速 模式 标准 发生率
样本 比率
(khz)
mclk (mhz)
128x 192x 256x* 384x*
64 8.1920 12.2880 16.3840 24.5760
88.2 11.2896 16.9344 22.5792 33.8688
96 12.2880 18.4320 24.5760 36.8640
表格 3. 翻倍-速 mode 标准 发生率