首页 | 最新需求 | 最新现货 | IC库存 | 供应商 | IC英文资料库 | IC中文资料库 | IC价格 | 电路图 | 应用资料 | 技术资料
 IC型号:
您现在的位置:首页 >  IC英文资料库 进入手机版 
 
资料编号:240682
 
资料名称:CY22393ZC-XXX
 
文件大小: 235.36K
   
说明
 
介绍:
Three-PLL Serial-Programmable Flash-Programmable Clock Generator
 
 


: 点此下载
  浏览型号CY22393ZC-XXX的Datasheet PDF文件第2页
2
浏览型号CY22393ZC-XXX的Datasheet PDF文件第3页
3
浏览型号CY22393ZC-XXX的Datasheet PDF文件第4页
4
浏览型号CY22393ZC-XXX的Datasheet PDF文件第5页
5

6
浏览型号CY22393ZC-XXX的Datasheet PDF文件第7页
7
浏览型号CY22393ZC-XXX的Datasheet PDF文件第8页
8
浏览型号CY22393ZC-XXX的Datasheet PDF文件第9页
9
浏览型号CY22393ZC-XXX的Datasheet PDF文件第10页
10
 
本平台电子爱好着纯手工中文简译:截至2020/5/17日,支持英文词汇500个
CY22393
CY22394
CY22395
文档 #: 38-07186 rev. *b 页 6 的 19
记忆 bitmap 定义
clk{a–d}_div[6:0]
各自 的 这 四 主要的 输出clocks (clka–clkd) 特性 一个
7-位 直线的 输出 分隔物. 任何 分隔物 设置 将 是 使用
在 1 和 127 用 程序编制 这 值 的 这 desired
分隔物 在 这个 寄存器. odd 分隔 值 是 automatically
职责-循环 corrected. 设置一个 分隔 值 的 零 powers
向下 这 分隔物 和 forces 这 输出 至 一个 三-状态
情况.
clka 和 clkb 有 二 分隔物 寄存器, 选择 用 这
divsel 位 (这个 在 转变 是 selected 用 s2, s1, 和 s0). 这个
准许 动态 changing 的 这 输出 分隔物 值. 为 这
cy22394 设备, clkd_div = 000001.
clke_div[1:0]
clke 有 一个 simpler 分隔物.
为 这 cy22394, 设置
clke_div = 01.
clk*_fs[2:0]
各自 的 这 四 主要的 输出 clocks (clka–clkd) 有 一个
三-位 代号 那 确定 这 时钟 来源 为 这 输出
分隔物. 这 有 时钟 来源 是: 涉及, pll1,
pll2, 和 pll3. 各自 pll 提供 两个都 积极的 和
负的 phased 输出, 为 一个 总的 的 七 时钟 来源.
便条 那 这 阶段 是 一个 relative measure 的 这 pll 输出
阶段. 非 绝对 阶段 relation exists 在 这 输出.
xbuf_oe
这个 位 使能 这 xbuf 输出 当 高. 为 这
cy22395, xbuf_oe = 0.
PdnEn
这个 位 选择 这 函数 的 这 关闭
/oe 管脚. 当
这个 位 是 高, 这 管脚 是 一个 起作用的 低 关闭 控制.
当 这个 位 是 低, 这个 管脚 是 一个 起作用的 高 输出 使能
控制.
clk*_acadj[1:0]
这些 位 modify 这 输出predrivers, changing 这 职责
循环 通过 这 焊盘. 这些 是nominally 设置 至 01, 和 一个
高等级的 值 shifting 这 职责 循环 高等级的. 这 效能 的
这 名义上的 设置 是 有保证的.
clk*_dcadj[1:0]
这些 位 modify 这 直流 drive 的 这 输出. 这 perfor-
mance 的 这 名义上的 设置 是 有保证的.
pll*_q[7:0]
pll*_p[9:0]
pll*_p0
这些 是 这 8-位 q 值 和 11-位 p 值 那 决定
这 pll 频率. 这 formula 是:
pll*_lf[2:0]
这些 位 调整 这 循环 过滤 至 优化 这 稳固 的 这
pll. 这 下列的 表格 能 是 使用 至 保证 稳固.
不管怎样, cyclocksrt 使用 一个 更多 complicated algorithm 至
设置 这 循环 过滤 为 增强 jitter 效能. 它 是 recom-
mended 至 使用 这 打印 预告(展) 函数 在 cyclocksrt 至
决定 这 承担 打气 settings 为 最优的 jitter perfor-
mance.
pll*_en
这个 位 使能 这 pll 当 高. 如果 pll2 或者 pll3 是 不
使能, 然后 任何 输出 selecting 这 无能 pll 必须
有 一个 分隔物 设置 的 零 (止). 自从 这 pll1_en 位 是
动态, 内部的 逻辑 automatically 转变 止 依赖
输出 当 pll1_en 变得 低.
DivSel
这个 位 控制 这个 寄存器 是 使用 为 这 clka 和 clkb
dividers.
clke_div[1:0] clke 输出
00
01 pll1 0
°
阶段/4
10 pll1 0
°
阶段/2
11 pll1 0
°
阶段/3
clk*_fs[2:0] 时钟 源
000 涉及 时钟
001 保留
010 pll1 0
°
阶段
011 pll1 180
°
阶段
100 pll2 0
°
阶段
101 pll2 180
°
阶段
110 pll3 0
°
阶段
111 pll3 180
°
阶段
clk*_dcadj[1:0] 输出 驱动 力量
00 –30% 的 名义上的
01 名义上的
10 +15% 的 名义上的
11 +50% 的 名义上的
pll*_lf[2:0] P
T
最小值 P
T
最大值
00016231
001 232 626
010 627 834
011 835 1043
100 1044 1600
F
PLL
F
REF
P
T
Q
T
-------


×
=
P
T
2P3
+
()×()
PO
+=
Q
t
Q2
+=
资料评论区:
点击回复标题作者最后回复时间

标 题:
内 容:
用户名:
手机号:    (*未登录用户需填写手机号,手机号不公开,可用于网站积分.)
      
关于我们 | 联系我们
电    话13410210660             QQ : 84325569   点击这里与集成电路资料查询网联系
联系方式: E-mail:CaiZH01@163.com