CY2292
文档 #: 38-07449 rev. *b 页 2 的 11
运作
这 cy2292 是 一个 第三-generation 家族 的 时钟 发生器.
这 cy2292 是 upwardly 兼容 和 这 工业 标准
icd2023 和 icd2028 和 持续 它们的 tradition 用
供应 一个 高 水平的 的 customizable 特性 至 满足 这
diverse 时钟 一代 needs的 modern motherboards 和
其它 同步的 系统.
所有 部分 提供 一个 高级地 configurable 设置 的 clocks 为 pc
motherboard 产品. 各自 的 这 四 configurable 时钟
输出 (clka–clkd) 能 是 assigned 1 的 30 发生率 在
任何 结合体. 多样的 输出 配置 为 这 一样 或者
related
[3]
发生率 将 有 低 (
≤
500 ps) skew, 在 效应
供应 在-碎片 buffering 为 heavily 承载 信号.
这 cy2292 能 是 配置 为也 5v 或者 3.3v 运作.
这 内部的 只读存储器 tables 使用 非易失存储器 技术, 准许 全部
customization 的 输出 frequencies. 这 涉及 振荡器
有 被 设计 为 10-mhz 至 25-mhz crystals, 供应
额外的 flexibility. 非 外部 组件 是 必需的 和
这个 结晶. alternatively, 一个 外部 涉及 时钟 的
频率 在 1 mhz 和 30 mhz 能 是 使用.
输出 配置
这 cy2292 有 四 独立 频率 来源 在-碎片.
这些 是 这 涉及 振荡器, 和 三 阶段-锁
循环 (plls). 各自 pll 有 一个明确的 函数. 这 系统
pll (spll) 提供 fixed 输出 发生率 在 这 config-
urable 输出. 这 spll 提供 这 大多数 输出 频率
分隔物 选项. 这 cpu pll (cpll) 是 控制 用 这
选择 输入 (s0–s2) 至 提供 第八 用户-可选择的
发生率 和 平整的 slewing 在 发生率. 这
utility pll (upll) 提供 这 大多数 精确 时钟. 它 是 常常
使用 为 miscellaneous 发生率 不 提供 用 这 其它
频率 来源.
所有 配置 是 非易失存储器 可编程序的, 供应 短的
样本 和 生产 含铅的 时间. 请 谈及 至 这 appli-
cation 便条
understanding 这 cy2291, cy2292, 和 cy2295
为 信息 在 configuring 这 部分.
注释:
1. 为 最好的 精度, 使用 一个 并行的-resonant 结晶, c
加载
≈
17 pf 或者 18 pf.
2. float xtalout 管脚 如果 xtalin 是 驱动 用 涉及 时钟 (作 opposed 至 结晶).
3. 请 谈及 至 应用 便条 “understanding 这 cy2291, cy2292 和 cy2295” 为 更多 信息.
4. 这 cy2292 有 弱 拉-downs 在 所有 输出. hence, 当 一个 three-状态 情况 是 强迫 在 这 输出, 这 输出 管脚是 牵引的 低.
管脚 summary
名字
管脚 号码
CY2292 描述
CLKC 1 configurable 时钟 输出 c.
V
DD
2, 14 电压 供应.
地 3, 11 地面.
XTALIN
[1]
4 涉及 结晶 输入 或者 外部 涉及 时钟 输入.
XTALOUT
[1, 2]
5 涉及 结晶 反馈.
XBUF 6 缓冲 涉及 时钟 输出.
CLKD 7 configurable 时钟 输出 d.
CPUCLK 8 cpu 频率 时钟 输出.
CLKB 9 configurable 时钟 输出 b.
CLKA 10 configurable 时钟 输出 一个.
S0 12 cpu 时钟 选择 输入, 位 0.
S1 13 cpu 时钟 选择 输入, 位 1.
s2/suspend
15 cpu 时钟 选择 输入, 位 2. optionally 使能 suspend 特性 当 低.
[3]
关闭/oe 16 places 输出 在 三-状态
[4]
情况 和 shuts 向下 碎片 当 低. optionally, 仅有的
places 输出 在 三-状态
[4]
情况 和 做 不 shut 向下 碎片 当 低.
1
2
3
4
5
6
7
8
9
10
CLKC
V
DD
地
XTALIN
XTALOUT
XBUF
CLKD
CPUCLK
关闭/oe
s2/suspend
V
DD
S1
S0
地
CLKA
CLKB
16-管脚 soic
11
12
13
14
15
16
CY2292
管脚 配置
: 点此下载
