首页 | 最新需求 | 最新现货 | IC库存 | 供应商 | IC英文资料库 | IC中文资料库 | IC价格 | 电路图 | 应用资料 | 技术资料
 IC型号:
您现在的位置:首页 >  IC英文资料库 进入手机版 
 
资料编号:241113
 
资料名称:CY37128P160-125AI
 
文件大小: 1798.02K
   
说明
 
介绍:
5V, 3.3V, ISRTM High-Performance CPLDs
 
 


: 点此下载
 
1
浏览型号CY37128P160-125AI的Datasheet PDF文件第2页
2
浏览型号CY37128P160-125AI的Datasheet PDF文件第3页
3
浏览型号CY37128P160-125AI的Datasheet PDF文件第4页
4
浏览型号CY37128P160-125AI的Datasheet PDF文件第5页
5
浏览型号CY37128P160-125AI的Datasheet PDF文件第6页
6
浏览型号CY37128P160-125AI的Datasheet PDF文件第7页
7
浏览型号CY37128P160-125AI的Datasheet PDF文件第8页
8
浏览型号CY37128P160-125AI的Datasheet PDF文件第9页
9
 
本平台电子爱好着纯手工中文简译:截至2020/5/17日,支持英文词汇500个
5v, 3.3v, isr™ 高-效能 cplds
ultra37000 cpld 家族
Cypress 半导体 公司
3901 第一 街道 San Jose
,
ca 95134 408-943-2600
文档 #: 38-03007 rev. *d 修订 october 25, 2004
特性
在-系统 reprogrammable™ (isr™) cmos cplds
jtag 接口 为 reconfigurability
设计 改变 做 不 导致 引脚 改变
设计 改变 做 不 导致 定时 改变
32 至 512 macrocells
32 至 264 i/o 管脚
five 专心致志的 输入 包含 四 时钟 管脚
简单的 定时 模型
非 输出 延迟
非 expander 延迟
非 专心致志的 vs. i/o 管脚 延迟
非 额外的 延迟 通过 pim
非 penalty 为 使用 全部 16 产品 条款
非 延迟 为 steering 或者 分享 产品 条款
3.3v 和 5v 版本
pci-兼容
[1]
可编程序的 总线-支撑 能力 在 所有 i/os
intelligent 产品 期 allocator 提供:
0 至 16 产品 条款 至 任何 macrocell
产品 期 steering 在一个 单独的 基准
产品 期 分享 among local macrocells
有伸缩性的 clocking
四 同步的 clocks 每 设备
产品 期 clocking
时钟 极性 控制 每 逻辑 块
consistent 包装/引脚 offering 横过 所有 densities
使简化 设计 migration
一样 引脚 为 3.3v 和 5.0v 设备
包装
44 至 400 leads 在 plcc, clcc, pqfp, tqfp, cqfp,
bga, 和 fine-程度 bga 包装
含铅的(铅)-自由 包装 有
一般 描述
这 ultra37000™ 家族 的 cmos cplds 提供 一个 范围 的
高-密度 可编程序的 逻辑 解决方案 和 unparalleled
系统 效能. 这 ultra37000 家族 是 设计 至
bring 这 flexibility, 使容易 的 美国e, 和 效能 的 这 22v10
至 高-密度 cplds. 这 architecture 是 为基础 在 一个 号码
的 逻辑 blocks 那 是 连接 用 一个 可编程序的 inter-
连接 矩阵变换 (pim). 各自 逻辑 块 特性 它的 自己的
产品 期 排列, 产品 期 allocator, 和 16 macrocells.
这 pim distributes 信号 从 这 逻辑 块 输出 和 所有
输入 管脚 至 这 逻辑 块 输入.
所有 的 这 ultra37000 设备 are 用电气 可擦掉的 和
在-系统 reprogrammable (isr), 这个 使简化 两个都
设计 和 制造 flows, 因此 减少 costs. 这
isr 特性 提供 这 能力 至 reconfigure 这 设备
没有 having 设计 改变 导致 引脚 或者 定时
改变. 这 cypress isr 函数 是 执行 通过 一个
jtag-一致的 串行 接口. 数据 是 shifted 在 和 输出
通过 这 tdi 和 tdo 管脚, 各自. 因为 的 这
更好的 routability 和 简单的 定时 模型 的 这 ultra37000
设备, isr 准许 用户 至 改变 存在 逻辑 设计
当 同时发生地 fixing 引脚 assignments 和
维持 系统 效能.
这 全部 家族 特性 jtag 为 isr 和 boundary scan,
和 是 兼容 和 这 pci local 总线 规格,
meeting 这 电的 和 定时 (所需的)东西. 这
ultra37000 家族 特性用户 可编程序的 总线-支撑
能力 在 所有 i/os.
ultra37000 5.0v 设备
这 ultra37000 设备 运作 和 一个 5v 供应 和 能
支持 5v 或者 3.3v i/o 水平. v
CCO
连接 提供 这
能力 的 接合 至 也 一个 5v 或者 3.3v 总线. 用
连接 这 v
CCO
管脚 至 5v 这 用户 insures 5v ttl 水平
在 这 输出. 如果 v
CCO
是 连接 至 3.3v 这 输出 水平
满足 3.3v 电子元件工业联合会 标准 cmos水平 和 是 5v tolerant.
这些 设备 需要 5v isr 程序编制.
ultra37000v 3.3v 设备
设备 运行 和 一个 3.3v 供应 需要 3.3v 在 所有 v
CCO
管脚, 减少 这 设备的 电源 消耗量. 这些
设备 支持 3.3v 电子元件工业联合会 标准 cmos 输出 水平,
和 是 5v-tolerant. 这些 设备 准许 3.3v isr
程序编制.
便条:
1. 预定的 至 这 5v-tolerant nature 的 3.3v 设备 i/os, 这 i/os 是 不 clamped 至 v
CC
, pci v
IH
= 2v.
资料评论区:
点击回复标题作者最后回复时间

标 题:
内 容:
用户名:
手机号:    (*未登录用户需填写手机号,手机号不公开,可用于网站积分.)
      
关于我们 | 联系我们
电    话13410210660             QQ : 84325569   点击这里与集成电路资料查询网联系
联系方式: E-mail:CaiZH01@163.com