AD5305ARM_集成电路资料查询网

rev. f–6–
ad5305/ad5315/ad5325
管脚 配置
顶 视图
(不 至 规模)
10
9
8
7
6
1
2
3
4
5
V
DD
V
输出
一个
地
SDA
SCL
V
输出
D
ad5305/
ad5315/
AD5325
V
输出
B
V
输出
C
REFIN
A0
管脚 函数 描述
管脚 非. Mnemonic 函数
1V
DD
电源 供应 输入. 这些 部分 能 是 运作 从 2.5 v 至 5.5 v 和 这 供应 应当 是
decoupled 至 地.
2V
输出
ABuffered 相似物 输出 电压 从 dac 一个. 这 输出 ampliﬁer 有 栏杆-至-栏杆 运作.
3V
输出
BBuffered 相似物 输出 电压 从 dac b. 这 输出 ampliﬁer 有 栏杆-至-栏杆 运作.
4V
输出
CBuffered 相似物 输出 电压 从 dac c. 这 输出 ampliﬁer 有 栏杆-至-栏杆 运作.
5 REFIN 涉及 输入 管脚 为 所有 四 dacs. 它 有 一个 输入 范围 从 0.25 v 至 v
DD
.
6V
输出
DBuffered 相似物 输出 电压 从 dac d. 这 输出 ampliﬁer 有 栏杆-至-栏杆 运作.
7GND 地面 涉及 要点 为 所有 电路系统 在 这 部分.
8 SDA 串行 数据 线条. 这个 是 使用 在 conjunction 和 这 scl 线条 至 时钟 数据 在 或者 输出 的 这 16-位
输入 变换 寄存器. 它 是 一个 双向的 打开-流 数据 线条 那 应当 是 牵引的 至 这 供应 和 一个
外部 拉-向上 电阻.
9 SCL 串行 时钟 线条. 这个 是 使用 在 conjunction 和 这 sda 线条 至 时钟 数据 在 或者 输出 的 这 16-位
输入 变换 寄存器. 时钟 比率 的 向上 至 400 kbit/s 能 是 accommodated 在 这 2-线 接口.
10 A0 地址 输入. sets 这 least signiﬁcant 位 的 这 7-位 从动装置 地址.
TERMINOLOGY
相关的 精度
为 这 dac, 相关的 精度 或者 integral 非线性 (inl) 是
一个 measure 的 这 最大 背离, 在 lsb, 从 一个 笔直地
线条 passing 通过 这 endpoints 的 这 dac 转移 function.
典型 inl 相比 代号 plots 能 是 seen 在 tpcs 1, 2, 和 3.
差别的 非线性
差别的 非线性 (dnl) 是 这 区别 在 这
量过的 改变 和 这 完美的 1 lsb 改变 在 任何 二
调整 代号. 一个 speciﬁed 差别的 非线性 的
±
1 lsb
最大 确保 monotonicity. 这个 dac 是 有保证的
monotonic 用 设计. 典型 dnl 相比 代号 plots 能 是
seen 在 tpcs 4, 5, 和 6.
补偿 错误
这个 是 一个 measure 的 这 补偿 错误 的 这 dac 和 这 输出
ampliﬁer. 它 是 表示 作 一个 percentage 的 这 全部-规模 范围.
增益 错误
这个 是 一个 measure 的 这 span 错误 的 这 dac. 它 是 这 devia-
tion 在 斜度 的 这 真实的 dac 转移 典型的 从 这
完美的 表示 作 一个 percentage 的 这 全部-规模 范围.
补偿 错误 逐渐变化
这个 是 一个 measure 的 这 改变 在 补偿 错误 和 改变 在
温度. 它 是 表示 在 (ppm 的 全部-规模 范围)/
°
c.
增益 错误 逐渐变化
这个 是 一个 measure 的 这 改变 在 增益 错误 和 改变 在
温度. 它 是 表示 在 (ppm 的 全部-规模 范围)/
°
c.
电源 供应 拒绝 比率 (psrr)
这个 indicates 如何 这 输出 的 这 dac 是 影响 用 改变
在 这 供应 电压. psrr 是 这 比率 的 这 改变 在 v
输出
至
一个 改变 在 v
DD
为 全部-规模 输出 的 这 dac. 它 是 量过的
在 db. v
REF
是 使保持 在 2 v 和 v
DD
是 varied
±
10%.
直流 串扰
这个 是 这 直流 改变 在 这 输出 水平的 的 一个 dac 在 mid规模
在 回馈 至 一个 全部-规模 代号 改变 (所有 0s 至 所有 1s 和 恶行
对抗) 和 输出 改变 的 另一 dac. 它 是 表示 在
µ
v.
涉及 feedthrough
这个 是 这 比率 的 这 振幅 的 这 信号 在 这 dac 输出-
放 至 这 涉及 输入 当 这 dac 输出 是 不 正在
updated. 它 是 表示 在 db.

标　题:
内　容:
用户名:

手机号:	(*未登录用户需填写手机号,手机号不公开,可用于网站积分.)

本平台电子爱好着纯手工中文简译:	截至2020/5/17日,支持英文词汇500个

rev. f–6– ad5305/ad5315/ad5325 管脚配置顶视图 (不至规模) 10 9 8 7 6 1 2 3 4 5 V DD V 输出一个地 SDA SCL V 输出 D ad5305/ ad5315/ AD5325 V 输出 B V 输出 C REFIN A0 管脚函数描述管脚非. Mnemonic 函数 1V DD 电源供应输入. 这些部分能是运作从 2.5 v 至 5.5 v 和这供应应当是 decoupled 至地. 2V 输出 ABuffered 相似物输出电压从 dac 一个. 这输出 ampliﬁer 有栏杆-至-栏杆运作. 3V 输出 BBuffered 相似物输出电压从 dac b. 这输出 ampliﬁer 有栏杆-至-栏杆运作. 4V 输出 CBuffered 相似物输出电压从 dac c. 这输出 ampliﬁer 有栏杆-至-栏杆运作. 5 REFIN 涉及输入管脚为所有四 dacs. 它有一个输入范围从 0.25 v 至 v DD . 6V 输出 DBuffered 相似物输出电压从 dac d. 这输出 ampliﬁer 有栏杆-至-栏杆运作. 7GND 地面涉及要点为所有电路系统在这部分. 8 SDA 串行数据线条. 这个是使用在 conjunction 和这 scl 线条至时钟数据在或者输出的这 16-位输入变换寄存器. 它是一个双向的打开-流数据线条那应当是牵引的至这供应和一个外部拉-向上电阻. 9 SCL 串行时钟线条. 这个是使用在 conjunction 和这 sda 线条至时钟数据在或者输出的这 16-位输入变换寄存器. 时钟比率的向上至 400 kbit/s 能是 accommodated 在这 2-线接口. 10 A0 地址输入. sets 这 least signiﬁcant 位的这 7-位从动装置地址. TERMINOLOGY 相关的精度为这 dac, 相关的精度或者 integral 非线性 (inl) 是一个 measure 的这最大背离, 在 lsb, 从一个笔直地线条 passing 通过这 endpoints 的这 dac 转移 function. 典型 inl 相比代号 plots 能是 seen 在 tpcs 1, 2, 和 3. 差别的非线性差别的非线性 (dnl) 是这区别在这量过的改变和这完美的 1 lsb 改变在任何二调整代号. 一个 speciﬁed 差别的非线性的 ± 1 lsb 最大确保 monotonicity. 这个 dac 是有保证的 monotonic 用设计. 典型 dnl 相比代号 plots 能是 seen 在 tpcs 4, 5, 和 6. 补偿错误这个是一个 measure 的这补偿错误的这 dac 和这输出 ampliﬁer. 它是表示作一个 percentage 的这全部-规模范围. 增益错误这个是一个 measure 的这 span 错误的这 dac. 它是这 devia- tion 在斜度的这真实的 dac 转移典型的从这完美的表示作一个 percentage 的这全部-规模范围. 补偿错误逐渐变化这个是一个 measure 的这改变在补偿错误和改变在温度. 它是表示在 (ppm 的全部-规模范围)/ ° c. 增益错误逐渐变化这个是一个 measure 的这改变在增益错误和改变在温度. 它是表示在 (ppm 的全部-规模范围)/ ° c. 电源供应拒绝比率 (psrr) 这个 indicates 如何这输出的这 dac 是影响用改变在这供应电压. psrr 是这比率的这改变在 v 输出至一个改变在 v DD 为全部-规模输出的这 dac. 它是量过的在 db. v REF 是使保持在 2 v 和 v DD 是 varied ± 10%. 直流串扰这个是这直流改变在这输出水平的的一个 dac 在 mid规模在回馈至一个全部-规模代号改变 (所有 0s 至所有 1s 和恶行对抗) 和输出改变的另一 dac. 它是表示在 µ v. 涉及 feedthrough 这个是这比率的这振幅的这信号在这 dac 输出- 放至这涉及输入当这 dac 输出是不正在 updated. 它是表示在 db.

	电话：13410210660 QQ : 84325569
	联系方式： E-mail:CaiZH01@163.com