rev. 0
ad5301/ad5311/ad5321
–5–
管脚 配置
6-含铅的 sot-23 8-含铅的
SOIC
(rt-6) (rm-8)
顶 视图
(不 至 规模)
6
5
4
1
2
3
地
SDA
SCL
V
DD
A0
V
输出
顶 视图
(不 至 规模)
8
7
6
5
1
2
3
4
A0
PD
V
输出
地
V
DD
SCL
SDA
A1
ad5301/ad5311/ad5321 ad5301/ad5311/ad5321
管脚 函数 描述
SOIC sot-23
管脚 非. 管脚 非. Mnemonic 函数
16V
DD
电源 供应 输入. 这些 部分 能 是 运作 从 +2.5 v 至 +5.5 v 和 这 供应
应当 是 decoupled 和 一个 10
µ
f 在 并行的 和 一个 0.1
µ
f 电容 至 地.
2 5 A0 地址 输入. sets 这 least 重大的 位 的 这 7-位 从动装置 地址.
3 n/一个 A1 地址 输入. sets 这 2nd least 重大的 位 的 这 7-位 从动装置 地址.
44V
输出
缓冲 相似物 输出 电压 从 这 dac. 这 输出 放大器 有 栏杆-至-栏杆 运作.
5 n/一个
PD
起作用的 低 控制 输入 那 acts 作 一个 硬件 电源-向下 选项. 这个 管脚 overrides 任何
软件 电源-向下 选项. 这 dac 输出 变得 三-状态 和 这 电流 消耗量
的 这 部分 drops 至 50 na @ 3 v (200 na @ 5 v).
6 3 SCL 串行 时钟 线条. 这个 是 使用 在 conjunction 和 这 sda 线条 至 时钟 数据 在 这 16-位
输入 变换 寄存器. 时钟 比率 的 向上 至 400 kbit/s 能 是 accommodated 在 这 i
2
c compat-
ible 接口. scl 将 是 cmos/ttl 驱动.
7 2 SDA 串行 数据 线条. 这个 是 使用 在 conjunction 和 这 scl 线条 至 时钟 数据 在 这 16-位
输入 变换 寄存器 在 这 写 循环 和 使用 至 读 后面的 一个 或者 二 字节 的 数据
(一个 字节 为 这 ad5301,二 字节 为 这 ad5311/ad5321) 在 这 读 循环. 它 是
一个 双向的 打开-流数据 线条 那 应当 是 牵引的 至 这 供应 和 一个 外部
拉-向上 电阻. 如果不 使用 在 readback mode, sda 将 是 cmos/ttl 驱动.
8 1 地 地面 涉及 要点 为 所有 电路系统 在 这 部分.
: 点此下载
