首页 | 最新需求 | 最新现货 | IC库存 | 供应商 | IC英文资料库 | IC中文资料库 | IC价格 | 电路图 | 应用资料 | 技术资料
 IC型号:
您现在的位置:首页 >  IC英文资料库 进入手机版 
 
资料编号:248222
 
资料名称:AD5445
 
文件大小: 888.33K
   
说明
 
介绍:
8-/10-/12-Bit, High Bandwidth, Multiplying DACs with Parallel Interface
 
 


: 点此下载
  浏览型号AD5445的Datasheet PDF文件第1页
1
浏览型号AD5445的Datasheet PDF文件第2页
2
浏览型号AD5445的Datasheet PDF文件第3页
3
浏览型号AD5445的Datasheet PDF文件第4页
4

5
浏览型号AD5445的Datasheet PDF文件第6页
6
浏览型号AD5445的Datasheet PDF文件第7页
7
浏览型号AD5445的Datasheet PDF文件第8页
8
浏览型号AD5445的Datasheet PDF文件第9页
9
 
本平台电子爱好着纯手工中文简译:截至2020/5/17日,支持英文词汇500个
ad5429/ad5439/ad5449
rev. 0 | 页 5 的 32
定时 特性
V
DD
= 2.5 v 至 5.5 v, v
REF
= 5 v, i
输出
2 = 0 v. 所有 规格 t
最小值
至 t
最大值
, 除非 其它wise 指出.
看 图示 2 和 图示 3. 温度 范围 为 y 版本 是 −40°c 至 +125°c. 有保证的 用 设计 和 描绘, 不 subject 至
生产 测试. 所有 输入 信号 是 指定 和 tr = tf = ns (10% 至 90% 的 v
DD
) 和 安排时间 从 一个 电压 水平的 的 (v
IL
+ v
IH
)/2.
表格 2.
参数 限制 在 t
最小值
, t
最大值
单位 情况/comments
1
f
SCLK
50 mhz 最大值 最大值 时钟 频率
t
1
20 ns 最小值 sclk 循环 时间
t
2
8 ns 最小值 sclk 高 时间
t
3
8 ns 最小值 sclk 低 时间
t
4
13 ns 最小值
同步下落 边缘 至 sclk 下落 边缘 建制 时间
t
5
5 ns 最小值 数据 建制 时间
t
6
4 ns 最小值 数据 支撑 时间
t
7
5 ns 最小值
同步rising 边缘 至 sclk 下落 边缘
t
8
30 ns 最小值
最小
同步高 时间
t
9
0 ns 最小值
sclk 下落 边缘 至
LDAC下落 边缘
t
10
12 ns 最小值
LDAC脉冲波 宽度
t
11
10 ns 最小值
sclk 下落 边缘 至
LDACrising 边缘
t
12
2
25 ns 最小值 sclk 起作用的 边缘 至 sdo 有效的, 强 sdo 驱动器
60 ns 最小值 sclk 起作用的 边缘 至 sdo 有效的, 弱 sdo 驱动器
1
下落 或者 rising 边缘 作 决定 用 这 控制 位 的 这串行 文字. 强 或者 弱 sdo 驱动器 选择 通过 这 control 寄存器.
2
daisy-chain 和 readback 模式 不能 operate 在 最大 时钟 频率. sdo 定时 specifications 是 量过的 和 一个 加载 circuit, 作 显示 在 图示 4.
资料评论区:
点击回复标题作者最后回复时间

标 题:
内 容:
用户名:
手机号:    (*未登录用户需填写手机号,手机号不公开,可用于网站积分.)
      
关于我们 | 联系我们
电    话13410210660             QQ : 84325569   点击这里与集成电路资料查询网联系
联系方式: E-mail:CaiZH01@163.com