首页 | 最新需求 | 最新现货 | IC库存 | 供应商 | IC英文资料库 | IC中文资料库 | IC价格 | 电路图 | 应用资料 | 技术资料
 IC型号:
您现在的位置:首页 >  IC英文资料库 进入手机版 
 
资料编号:248222
 
资料名称:AD5445
 
文件大小: 888.33K
   
说明
 
介绍:
8-/10-/12-Bit, High Bandwidth, Multiplying DACs with Parallel Interface
 
 


: 点此下载
  浏览型号AD5445的Datasheet PDF文件第4页
4
浏览型号AD5445的Datasheet PDF文件第5页
5
浏览型号AD5445的Datasheet PDF文件第6页
6
浏览型号AD5445的Datasheet PDF文件第7页
7

8
浏览型号AD5445的Datasheet PDF文件第9页
9
浏览型号AD5445的Datasheet PDF文件第10页
10
浏览型号AD5445的Datasheet PDF文件第11页
11
浏览型号AD5445的Datasheet PDF文件第12页
12
 
本平台电子爱好着纯手工中文简译:截至2020/5/17日,支持英文词汇500个
ad5429/ad5439/ad5449
rev. 0 | 页 8 的 32
管脚 配置 和 function 描述
1
2
3
4
5
6
7
8
nc = 非 连接
16
15
14
13
12
11
10
9
I
输出
2A
R
FB
一个
V
REF
一个
SCLK
LDAC
I
输出
1A
I
输出
2B
R
FB
B
V
REF
B
同步
SDIN SDO
CLR
V
DD
I
输出
1B
ad5429/
ad5439/
AD5449
顶 视图
(不 至 规模)
04464-0-005
图示 5. 管脚 配置
表格 4. 管脚 函数 描述
管脚 非. Mnemonic 函数
1 I
输出
1A
dac 一个 电流 输出.
2 I
输出
2A
dac 一个 相似物 地面. 这个 管脚 应当 典型地 是 系 至这 相似物 地面 的 这 系统, 但是 能 是 片面的 至
达到 单独的-供应 运作.
3 R
FB
一个
dac 反馈 电阻 管脚. establish电压 输出 为 这 dac 用 connecting 至 一个 外部 放大器 输出.
4 V
REF
一个
dac 一个 涉及 电压 输入 管脚.
5 地面 管脚.
6
LDAC 加载 dac 输入. 准许 asynchrono美国 或者 同步的 updates 至 这 dac 输出. 这 dac 是 asynchronously
updated 当 这个 信号变得 低. alternatively, 如果 th是 线条 是 使保持 permanently 低, 一个 自动 或者 同步的
更新 模式 是 选择 凭此 the dac 是 updated 在 这 16th 时钟 falling 边缘 当 这 设备 是 在
standalone 模式, 或者 在 这 rising 边缘 的
同步当 在 daisy-chain 模式.
7 SCLK
串行 时钟 输入. 用 default, 数据 是 clocked 在 这 输入 变换 寄存器 在这 下落 边缘 的 这 串行 时钟
输入. alternatively, 用 意思 的 这 串行 控制 位, the 设备 能 是 配置 此类 那 数据 是 clocked 在
这 变换 寄存器 在 这 rising 边缘 的 sclk.
8 SDIN
串行 数据 输入. 数据 是 clocked 在至 这 16-位 输入 寄存器 在 这 active 边缘 的 这 串行 时钟 输入. 用
default, 在 电源-向上, 数据 是 clocked 在至 这 变换 寄存器 在 这 下落 边缘 的 sclk. 这 控制 位 准许 这
用户 至 改变 这 起作用的 边缘 至 rising 边缘.
9 SDO
串行 数据 输出. 这个 准许 一个 号码的 部分 至 是 daisy-chained. 用 de故障, 数据 是 clocked 在 这 变换
寄存器 在 这 下落 边缘 和 输出 通过 sdo 在 这 rising 边缘 的 sclk. 数据 是总是 clocked 输出 在 这
alternate 边缘 至 加载 数据 至 这变换 寄存器. writing 这 readback 内容rol 文字 至 这 变换 寄存器 制造
这 dac 寄存器 内容 有 为 readback 在 这sdo 管脚, clocked 输出 在 这 next 16 opposite 时钟 edges
至 这 起作用的 时钟 边缘.
10
同步 起作用的 低 控制 输入. 这个 是 这 框架 synchronization 信号 for 这 输入 数据. 当同步变得 低, 它
powers 在 这 sclk 和 din 缓存区, 和 the 输入 变换 寄存器 是 使能. 数据是 承载 至 这 变换 寄存器 在
这 起作用的 边缘 的 这 下列的 clocks.在 standalone 模式, 这 串行 interface counts clocks, 一个d 数据 是 latched
至 这 变换 寄存器 在 the16th 起作用的 时钟 边缘.
11
CLR 起作用的 低 控制 输入. 这个 管脚 clears 这 dac 输出, 输入,和 dac 寄存器. 配置 模式 准许 这
用户 至 使能 这 硬件
CLR管脚 作 一个 clear 至 零 规模 或者 midscale 作 必需的.
12 V
DD
积极的 电源 供应 输入. 这些 部分 能 是运作 从 一个 供应 的 2.5 v 至 5.5 v.
13 V
REF
B
dac b 涉及 电压 输入 管脚.
14 R
FB
B
dac b 反馈 电阻 管脚. establish 电压 输出 为 这 dac 用 connecting 至 一个 外部 放大器 输出.
15 I
输出
2B
dac b 相似物 地面. 这个 管脚 典型地 应当 是 系 至这 相似物 地面 的 这 系统, 但是 能 是 片面的 至
达到 单独的-供应 运作.
16 I
输出
1B
dac b 电流 输出.
资料评论区:
点击回复标题作者最后回复时间

标 题:
内 容:
用户名:
手机号:    (*未登录用户需填写手机号,手机号不公开,可用于网站积分.)
      
关于我们 | 联系我们
电    话13410210660             QQ : 84325569   点击这里与集成电路资料查询网联系
联系方式: E-mail:CaiZH01@163.com