ad7394/ad7395
–10–
rev. 0
电源 供应
这 非常 低 电源 消耗量 的 这 ad7394/ad7395 是 一个
直接 结果 的 一个 电路 设计 optimizing 这 使用 的 一个 cbcmos
处理. 用 使用 这 低 电源 特性 的 cmos 为
这 逻辑, 和 这 低 噪音, tight 相一致 的 这 complemen-
tary 双极 晶体管, 极好的 相似物 精度 是 达到.
一个 有利因素 的 这 栏杆-至-栏杆 输出 放大器 使用 在 这
ad7394/ad7395 是 这 宽 范围 的 usable 供应 电压.
这 部分 是 全部地 指定 和 测试 为 运作 从 +2.7 v
至 +5.5 v.
电源 供应 bypassing 和 grounding
local 供应 bypassing consisting 的 一个 10
µ
f tantalum electro-
lytic 在 并行的 和 一个 0.1
µ
f 陶瓷的 电容 是 推荐
在 所有 产品 (图示 21).
C
*
0.1
F
10
F
AD7394
或者
AD7395
CS
CLK
LDA
,
B
RS
SDI
DGND
V
OUTB
V
OUTA
*optional 外部
涉及 绕过
REF V
DD
AGND
+2.7v 至 +5.5v
图示 21. 推荐 供应 bypassing 为 这
ad7394/ad7395
输入 逻辑 水平
所有 数字的 输入 是 保护 和 一个 齐纳-类型 静电释放 protec-
tion 结构 (图示 22) 那 准许 逻辑 输入 电压 至
超过 这 v
DD
供应 电压. 这个 特性 能 是 有用的 如果 这
用户 是 驱动 一个 或者 更多 的 这 数字的 输入 和 一个 5 v cmos
逻辑 输入-电压 水平的 当 运行 这 ad7394/ad7395
在 一个 +3 v 电源 供应. 如果 这个 模式 的 接口 是 使用, 制造
确信 那 这 v
OL
的 这 5 v cmos 满足 这 v
IL
输入 re-
quirement 的 这 ad7394/ad7395 运行 在 3 v. 看 图示
12 为 一个 图表 的 数字的 逻辑 输入 门槛 相比 运行
V
DD
供应 电压.
V
DD
逻辑
在
地
图示 22. 相等的 数字的 输入 静电释放 保护
在 顺序 至 降低 电源 消耗 从 输入 逻辑 水平
那 是 near 这 v
IH
和 v
IL
逻辑 输入 电压 规格,
一个 施密特 触发 设计 是 使用 那 降低 这 输入-
缓存区 电流 消耗量 对照的 至 传统的 cmos
输入 stages. 图示 11 是 一个 plot 的 incremental 输入 电压
相比 供应 电流 表明 那 negligible 电流 consump-
tion takes 放置 当 逻辑 水平 是 在 它们的 安静的 状态.
这 正常的 转型 电流 安静的 occurs 在 逻辑 transi-
tions. 一个 secondary 有利因素 的 这个 施密特 触发 是 这 前-
vention 的 false triggers 那 将 出现 和 慢 移动的
逻辑 transitions 当 一个 标准 cmos 逻辑 接口 或者 opto
isolators 是 使用. 这 逻辑 输入 sdi, clk,
CS
,
LDA
,
LDB
,
RS
,
SHDN
所有 包含 这 施密特 触发 电路.
dac b 寄存器
DPR
CS
CLK
变换
寄存器
Q
dac 一个 寄存器
DPR
LDA LDB RS
MSB
SDI
EN
图示 23. 相等的 数字的 接口 逻辑
数字的 接口
这 ad7394/ad7395 有 一个 串行 数据 输入. 一个 函数的
块 图解 的 这 数字的 部分 是 显示 在 图示 23, 当
表格 i 包含 这 真实 表格 为 这 逻辑 控制 输入.
三 管脚 控制 这 串行 数据 输入 寄存器 加载. 二
额外的 管脚 决定 这个 dac 将 receive 这 数据
承载 在 这 输入 变换 寄存器. 数据 在 这 sdi 是 clocked
在 这 变换 寄存器 在 这 rising 边缘 的 这 clk. 数据 是
entered 在 这 msb-第一 format. 这 起作用的 低 碎片 选择 (
CS
)
管脚 使能 加载 的 数据 在 这 变换 寄存器 从 这 sdi
管脚. twelve 时钟 脉冲 是 必需的 至 加载 这 12-位 ad7390
dac 变换 寄存器. 如果 额外的 位 是 clocked 在 这 变换
寄存器, 为 例子, 当 一个 微控制器 发送 二 8-位
字节, 这 msbs 是 ignored (表格 iv). 这 最低 决议
ad7395 是 也 承载 msb-第一 和 10 位 的 数据. 又一次, 如果
额外的 位 是 clocked 在 这 变换 寄存器 仅有的 这 last 10
位 clocked 在 是 使用. 当
CS
returns 至 逻辑 高, 变换-
寄存器 加载 是 无能. 这 加载 管脚
LDA
和
LDB
con-
trol 这 流动 的 数据 从 这 变换 寄存器 至 这 dac 寄存器.
之后 一个 新 值 是 clocked 在 这 串行-输入 寄存器, 它 将
是 transferred 至 这 dac 寄存器 有关联的 和 它的
LDA
或者
LDB
逻辑 控制 线条. 便条, 如果 这 用户 wants 至 加载 两个都
dac 寄存器 和 这 电流 内容 的 这 变换 寄存器,
两个都 控制 线条
LDA
和
LDB
应当 是 strobed 一起.
这
LDA
和
LDB
管脚 是 水平的-敏感的 和 应当 是 re-
转变 至 逻辑 高 较早的 至 任何 新 数据 正在 sent 至 这
输入 变换 寄存器 至 避免 changing 这 dac 寄存器 值.
看 真实 表格 为 完全 设置 的 情况.
重置 (
RS
) 管脚
forcing 这 异步的
RS
管脚 低 将 设置 这 dac 寄存器
至 所有 zeros, 或者 midscale, 取决于 在 这 逻辑 水平的 应用 至
这 msb 管脚. 当 这 msb 管脚 是 设置 至 逻辑 高, 两个都 dac
寄存器 将 是 重置 至 midscale (i.e., 这 dac 寄存器’s msb
位 将 是 设置 至 逻辑 1 followed 用 所有 zeros). 这 重置 func-
tion 是 有用的 为 设置 这 dac 输出 至 零 在 电源-向上 或者
之后 一个 电源 供应 中断. 测试 systems 和 发动机
控制者 是 二 的 许多 产品 那 益处 从
powering 向上 至 一个 知道 状态. 这 外部 重置 脉冲波 能 是
: 点此下载
