AD7302
–12–
rev. 0
微处理器 接合
ad7302–adsp-2101/adsp-2103 接口
图示 29 显示 一个 接口 在 这 ad7302 和 这
adsp-2101/adsp-2103. 这 快 接口 定时 有关联的
和 这 ad7302 准许 容易 接口 至 这 adsp-2101/
adsp-2103.
地址
DECODE
数据 总线
地址 总线
CS
DB0
DB7
AD7302*
一个
/b
DMA0
DMA14
WR
EN
DMD0
DMD15
adsp-2101*/
adsp-2103*
WR
DMS
A**
A+1**
**additional 电路系统 omitted 为 clarity.
**a 解码 地址 为 dac 一个.
**a+1 解码 地址 为 dac b.
LDAC
图示 29. ad7302–adsp-2101/adsp-2103 接口
二 地址 是 解码 至 选择 加载 数据 至 也
dac 一个 或者 dac b.
LDAC
是 permanently 系 低 在 这个
电路, 所以 这 选择 dac 输出 是 updated 在 这 rising
边缘 的 这
WR
信号.
数据 是 承载 至 这 ad7302 输入 寄存器 使用 这 下列的
adsp-21xx 操作指南:
DM
(
DAC
) =
MR0
MR0
= adsp-21xx mr0 寄存器.
DAC
= 解码 dac 地址.
ad7302–tms32020 接口
图示 30 显示 一个 接口 在 这 ad7302 和 这
tms32020. 这 地址 解码器 是 使用 至 decode 这
地址 为 dac 一个 和 dac b. 数据 是 承载 至 这
ad7302 使用 这 下列的 操作指南:
输出 dac, d
DAC
= 解码 dac 地址.
D
= 数据 记忆 地址.
地址
DECODE
数据 总线
地址 总线
CS
DB0
DB7
AD7302*
一个
/b
A0
A15
STRB
EN
DMD0
DMD15
TMS32020
WR
是
A**
A+1**
**additional 电路系统 omitted 为 clarity.
**a 解码 地址 为 dac 一个.
**a+1 解码 地址 为 dac b.
LDAC
r/
W
图示 30. ad7302–tms32020 接口
在 这 电路 显示 这
LDAC
是 hardwired 低, 因此 这
选择 dac 输出 是 updated 在 这 rising 边缘 的
WR
.
一些 产品 将 需要 同时发生的 updating 的 两个都
dacs 在 这 ad7302. 在 这个 情况 这
LDAC
信号 能 是
驱动 从 一个 外部 计时器 或者 能 是 控制 用 这
微处理器. 一个 选项 为 同时发生的 updating 是 至
decode 这
LDAC
从 这 地址 总线 所以 那 一个 写 opera-
tion 在 这个 地址 将 同时发生地 更新 两个都 dac
输出. 一个 简单的 或者 门 和 一个 输入 驱动 从 这
解码 地址 和 这 第二 输入 从 这
WR
信号 将
执行 这个 函数.
ad7302–8051/8088 接口
图示 31 显示 一个 串行 接口 在 这 ad7302 和 这
8051/8088 processors. 这 地址 解码器 是 使用 至 decode
这 地址 为 dac 一个 和 dac b.
地址
DECODE
地址/数据 总线
地址 总线
DB0
DB7
AD7302*
/b
A8
A15
AD0
AD7
8051/8088
或者
A**
A+1**
**additional 电路系统 omitted 为 clarity.
**a 解码 地址 为 dac 一个.
**a+1 解码 地址 为 dac b.
ALE
OCTAL
获得
图示 31. ad7302–8051//8088 接口
: 点此下载
