首页 | 最新需求 | 最新现货 | IC库存 | 供应商 | IC英文资料库 | IC中文资料库 | IC价格 | 电路图 | 应用资料 | 技术资料
 IC型号:
您现在的位置:首页 >  IC英文资料库 进入手机版 
 
资料编号:249740
 
资料名称:AD73322AR
 
文件大小: 386.88K
   
说明
 
介绍:
Low Cost, Low Power CMOS General-Purpose Dual Analog Front End
 
 


: 点此下载
  浏览型号AD73322AR的Datasheet PDF文件第1页
1

2
浏览型号AD73322AR的Datasheet PDF文件第3页
3
浏览型号AD73322AR的Datasheet PDF文件第4页
4
浏览型号AD73322AR的Datasheet PDF文件第5页
5
浏览型号AD73322AR的Datasheet PDF文件第6页
6
浏览型号AD73322AR的Datasheet PDF文件第7页
7
浏览型号AD73322AR的Datasheet PDF文件第8页
8
浏览型号AD73322AR的Datasheet PDF文件第9页
9
 
本平台电子爱好着纯手工中文简译:截至2020/5/17日,支持英文词汇500个
–2–
rev. b
AD73322–SPECIFICATIONS
1
AD73322A
参数 最小值 典型值 最大值 单位 测试 情况/comments
涉及 5ven = 0
REFCAP
绝对 电压, vrefcap 1.08 1.2 1.32 V
refcap tc 50 ppm/
°
C 0.1
µ
f 电容 必需的 从
REFOUT refcap 至 agnd2
典型 输出 阻抗 130
绝对 电压, v
REFOUT
1.08 1.2 1.32 V Unloaded
最小 加载 阻抗 1 k
最大 加载 电容 100 pF
输入 放大器
补偿
±
1.0 mV
最大 输出 摆动 1.578 V 最大值输出 摆动 = (1.578/1.2)
×
VREFCAP
反馈 阻抗 50
f
C
= 32 khz
反馈 电容 100 pF
相似物 增益 tap
增益 在 最大 设置 +1
增益 在 最小 设置 –1
增益 决议 5 增益 步伐 大小 = 0.0625
增益 精度
±
1.0 % 输出 unloaded
安排好 时间 1.0
µ
s tap 增益 改变 的 –fs 至 +fs
延迟 0.5
µ
s
模数转换器 规格 5ven = 0
最大 输入 范围 在 vin
2, 3
1.578 v p-p 量过的 differentially
–2.85 dBm 最大值 输入 = (1.578/1.2)
×
VREFCAP
名义上的 涉及 水平的 在 vin 1.0954 v p-p 量过的 differentially
(0 dbm0) –6.02 dBm
绝对 增益
pga = 0 db –0.5 0.4 +1.2 dB 1.0 khz, 0 dbm0
pga = 38 db –1.5 –0.7 +0.1 dB 1.0 khz, 0 dbm0
增益 追踪 错误
±
0.1 dB 1.0 khz, +3 dbm0 至 –50 dbm0
信号 至 (噪音 + 扭曲量) 谈及 至 图示 5
pga = 0 db 72 78 dB 300 hz 至 3400 hz; f
SAMP
= 64 khz
78 dB 300 hz 至 3400 hz; f
SAMP
= 8 khz
55 57 dB 0 hz 至 f
SAMP
/2; f
SAMP
= 64 khz
pga = 38 db 52 56 dB 300 hz 至 3400 hz; f
SAMP
= 64 khz
总的 调和的 扭曲量
pga = 0 db –84 –73 dB 300 hz 至 3400 hz; f
SAMP
= 64 khz
pga = 38 db –70 –60 dB 300 hz 至 3400 hz; f
SAMP
= 64 khz
交调 扭曲量 –65 dB pga = 0 db
空闲 频道 噪音 –71 dBm0 pga = 0 db
串扰 模数转换器-至-dac –100 dB 模数转换器 输入 信号 水平的: 1.0 khz, 0 dBm0
dac 输入 在 空闲
模数转换器-至-模数转换器 –100 dB adc1 输入 信号 水平的: 1.0 khz, 0 dBm0
adc2 输入 在 空闲. 输入 放大器 绕过
–70 dB 输入 放大器 包含 在 输入 频道
直流 补偿 –30 +10 +45 mV pga = 0 db
电源 供应 拒绝 –65 dB 输入 信号 水平的 在 avdd 和 dvdd
管脚: 1.0 khz, 100 mv p-p sine 波
组 延迟
4, 5
25
µ
s
输入 阻抗 在 pga
2, 4, 6
20 k
输入 放大器 绕过
数字的 增益 tap
增益 在 最大 设置 +1
增益 在 最小 设置 –1
增益 决议 16 测试 至 5 msbs 的 settings
延迟 25
µ
s 包含 dac 延迟
安排好 时间 100
µ
s tap 增益 改变 从 –fs 至 +fs; 包含
dac 安排好 时间
(avdd = +3 V
10%; dvdd = +3 V
10%; dgnd = agnd = 0 v, f
DMCLK
=
16.384 mhz, f
SAMP
= 64 khz; t
一个
= t
最小值
至 t
最大值
, 除非 否则 指出)
资料评论区:
点击回复标题作者最后回复时间

标 题:
内 容:
用户名:
手机号:    (*未登录用户需填写手机号,手机号不公开,可用于网站积分.)
      
关于我们 | 联系我们
电    话13410210660             QQ : 84325569   点击这里与集成电路资料查询网联系
联系方式: E-mail:CaiZH01@163.com