AD7715
–7–
rev. c
管脚 函数 描述
管脚 非. Mnemonic 函数
1 SCLK 串行 时钟. 逻辑 输入. 一个 外部 串行 时钟 是 应用 至 这个 输入 至 进入 串行 数据 从
这 ad7715. 这个 串行 时钟 能 是 一个 持续的 时钟 和 所有 数据 transmitted 在 一个 持续的
train 的 脉冲. alternatively, 它 能 是 一个 noncontinuous 时钟 和 这 信息 正在 transmit-
ted 至 这 ad7715 在 小 batches 的 数据.
2 mclk 在 主控 时钟 信号 为 这 设备. 这个 能 是 提供 在 这 表格 的 一个 结晶/共振器 或者 exter-
nal 时钟. 一个 结晶/共振器 能 是 系 横过 这 mclk 在 和 mclk 输出 管脚. alterna-
tively, 这 mclk 在 管脚 能 是 驱动 和 一个 cmos-兼容 时钟 和 mclk 输出 left
unconnected. 这 部分 是 指定 和 时钟 输入 发生率 的 两个都 1␣ mhz 和 2.4576␣ mhz.
3 mclk 输出 当 这 主控 时钟 为 这 设备 是 一个 结晶/共振器, 这 结晶/共振器 是 连接 是-
tween mclk 在 和 mclk␣ 输出. 如果 一个 外部 时钟 是 应用 至 mclk 在, mclk␣ 输出
提供 一个 inverted 时钟 信号. 这个 时钟 能 是 使用 至 提供 一个 时钟 源 为 外部
电路系统.
4
CS
碎片 选择. 起作用的 低 逻辑 输入 使用 至 选择 这 ad7715. 和 这个 输入 hardwired 低, 这
ad7715 能 运作 在 它的 三-线 接口 模式 和 sclk, din 和 dout 使用 至 inter-
面向 至 这 设备.
CS
能 是 使用 至 选择 这 设备 在 系统 和 更多 比 一个 设备 在 这
串行 总线 或者 作 一个 框架 同步 信号 在 communicating 和 这 ad7715.
5
重置
逻辑 输入. 起作用的 低 输入 这个 resets 这 控制 逻辑, 接口 逻辑, 校准 coefficients,
数字的 过滤 和 相似物 modulator 的 这 部分 至 电源-在 状态.
6AV
DD
相似物 积极的 供应 电压, +3.3␣ v 名义上的 (ad7715-3) 或者 +5␣ v 名义上的 (ad7715-5).
7 ain(+) 相似物 输入. 积极的 输入 的 这 可编程序的 增益 差别的 相似物 输入 至 这 ad7715.
8 ain(–) 相似物 输入. 负的 输入 的 这 可编程序的 增益 差别的 相似物 输入 至 这 ad7715.
9 ref 在(+) 涉及 输入. 积极的 输入 的 这 差别的 涉及 输入 至 这 ad7715. 这 涉及
输入 是 差别的 和 这 provision 那 ref 在(+) 必须 是 更好 比 ref 在(–).
REF␣ 在(+) 能 lie anywhere 在 av
DD
和 agnd.
10 ref 在(–) 涉及 输入. 负的 输入 的 这 差别的 涉及 输入 至 这 ad7715. 这 ref␣ 在(–)
能 lie anywhere 在 av
DD
和 agnd 提供 ref␣ 在(+) 是 更好 比 ref␣ 在(–).
11 AGND 地面 涉及 要点 为 相似物 电路系统. 为 准确无误的 运作 的 这 ad7715, 非 电压 在
任何 的 这 其它 管脚 应当 go 更多 比 30 mv 负的 和 遵守 至 agnd.
12
DRDY
逻辑 输出. 一个 逻辑 低 在 这个 输出 indicates 那 一个 新 输出 文字 是 有 从 这
ad7715 数据 寄存器. 这
DRDY
管脚 将 返回 高 在之上 completion 的 一个 读 运作 的 一个 全部
输出 文字. 如果 非 数据 读 有 带去 放置 在 输出 updates, 这
DRDY
线条 将 返回
高 为 500
×
t
CLK␣ 在
循环 较早的 至 这 next 输出 更新. 当
DRDY
是 高, 一个 读 运作
应当 不 是 attempted 或者 在 progress 至 避免 读 从 这 数据 寄存器 作 它 是 正在 updated.
这
DRDY
线条 将 返回 低 又一次 当 这 更新 有 带去 放置.
DRDY
是 也 使用 至 indi-
cate 当 这 ad7715 有 完成 它的 在-碎片 校准 sequence.
13 DOUT 串行 数据 输出 和 串行 数据 正在 读 从 这 输出 变换 寄存器 在 这 部分. 这个 输出
变换 寄存器 能 包含 信息 从 这 建制 寄存器, communications 寄存器 或者 数据 regis-
ter 取决于 在 这 寄存器 选择 位 的 这 communications 寄存器.
14 DIN 串行 数据 输入 和 串行 数据 正在 写 至 这 输入 变换 寄存器 在 这 部分. 数据 从 这个
输入 变换 寄存器 是 transferred 至 这 建制 寄存器 或者 communications 寄存器 取决于 在 这
寄存器 选择 位 的 这 communications 寄存器.
15 DV
DD
数字的 供应 电压, +3.3␣ v 或者 +5 v 名义上的.
16 DGND 地面 涉及 要点 为 数字的 电路系统.
: 点此下载
