AD7750
–10– rev. 0
最大 输出 发生率
表格 ii 显示 这 最大 输出 发生率 的 f
输出
和
f1, f2 为 这 各种各样的 运行 模式 的 这 ad7750. 这
表格 显示 这 最大 输出 发生率 为 直流 和 交流
输入 信号 在 v
1
和 v
2
. 当 一个 交流 信号 (sinusoidal) 是
应用 至 v
1
和 v
2
这 ad7750 生产 一个 输出 频率
这个 是 均衡的 至 这 产品 的 这 rms 值 的 这些
输入. 如果 二 交流 信号 和 顶峰 差别的 值 的 v
1MAX
和 v
2MAX
是 应用 至 途径 1 和 2, 各自, 然后
这 输出 频率 是 均衡的 至 v
1MAX
/sqrt(2)
×
V
2MAX
/
sqrt(2) = (v
1MAX
×
V
2MAX
)/2. 如果 v
1MAX
和 v
2MAX
是 也 这
最大 直流 输入 电压 然后 这 最大 输出 frequen-
cies 为 交流 信号 将 总是 是 half 那 的 直流 输入 信号.
例子 计算 的 f1, f2 最大值 为 模式 2 和 增益 = 1.
这 最大 输入 电压 (直流) 在 频道 1 是 2 v (v
1+
=
+1 v, v
1–
= –1 v)—see 相似物 输入 部分. 这 最大
输入 电压 在 频道 2 是 1 v. 使用 这 转移 函数:
k
= (1.32
×
V
1
×
V
2
×
增益
)/
V
REF
2
k
= 0.4224
F
1,
F
2 =
k
.6.8
Hz
= 2.9
Hz
函数的 描述
这 ad7750 结合 二 相似物-至-数字的 转换器, 一个 digi-
tal 乘法器, 数字的 过滤 和 一个 数字的-至-频率 (dtf)
转换器 面向 一个 低 费用 整体的 电路. 这 ad7750 是
fabricated 在 一个 翻倍 poly cmos 处理 (0.6
µ
) 和 retains
它的 高 精度 用 performing 所有 multiplications 和 manipu-
lations 在 这 数字的 domain. 这 图式 在 图示 15 显示
一个 相等的 电路 为 这 ad7750 信号 处理 chain.
这 第一 thing 至 注意 是 那 这 相似物 信号 是 第一 con-
verted 至 数字的 信号 用 这 二 第二-顺序 sigma-delta
modulators. 所有 subsequent 信号 处理 是 carried 输出 在
这 数字的 domain. 这 主要的 源 的 errors 在 一个 应用
是 因此 在 这 相似物-至-数字的 转换 处理. 为 这个
reason 好 小心 必须 是 带去 当 接合 这 相似物
输入 的 这 ad7750 至 这 transducer. 这个 是 discussed 在 这
产品 部分.
hpf 在 频道 1
至 除去 任何 直流 补偿 那 将 是 呈现 在 这 输出
modulator 1, 一个 用户 可选择的 高-通过 iir 过滤 (管脚 acdc)
能 是 introduced 在 这 信号 path. 这个 hpf 是 需要
当 carrying 输出 电源 度量. 不管怎样, 这个 hpf
有 一个 有关联的 阶段 含铅的 给 用 90
°
–tan
–1
(f/2.25). 图示
16 显示 这 转移 函数 的 这 hpf 在 频道 1. 这
阶段 含铅的 是 2.58
°
在 50 hz. 在 顺序 至 equalize 这 阶段
区别 在 这 二 途径 一个 fixed 时间 延迟 是 intro-
duced. 这 时间 延迟 是 设置 在 143
µ
s, 这个 是 相等的 至 一个
阶段 lag 的 –2.58
°
在 50 hz. 因此 这 cumulative 阶段 变换
通过 频道 1 是 0
°
.
因为 这 时间 延迟 是 fixed, 外部 阶段 补偿
circuitry 将 是 必需的 如果 这 线条 频率 differs 从
50 hz. 为 例子 和 一个 线条 频率 的 60 hz 这 阶段
含铅的 预定的 至 这 hpf 是 2.148
°
和 这 阶段 lag 预定的 至 这 fixed
时间 延迟 是 3.1
°
. 这个 意思 那里 是 一个 网 阶段 lag 在 chan-
nel 1 的 0.952
°
. 这个 阶段 lag 在 频道 1 能 是 compen-
sated 为 用 使用 一个 阶段 lag 补偿 电路 像 这
一个 显示 在 图示 17. 这 阶段 lag补偿 是 放置
在 频道 2 (电压 频道) 至 equalize 这 途径. 这
消除走样 过滤 有关联的 和 频道 1 (看 产品
部分) 生产 一个 阶段 lag 的 0.6
°
在 50 hz; 因此, 至
equalize 这 途径, 一个 网 阶段 lag 的 (0.6
°
+ 0.952
°
) 1.552
°
应当 是 在 放置 在 频道 2. 这 增益 修整 电阻 vr1
(100
Ω
) 生产 一个 阶段 lag 变化 的 1.4
°
至 1.5
°
和 vr2
= 0
Ω
. vr2 能 增加 一个 额外的 0.1
°
阶段 lag (vr2 = 200
Ω
).
V2
(+)
四 quadrant multiplication
(sign 和 巨大)
二 quadrant multiplication
( 巨大 仅有的)
(1.32
V1
V2
增益)
V
REF
2
k =
v2(–)
0
v2(–)
V2
(+)
k
F
最大值
(+)
F
最大值
+ k
F
最大值
(+)
F
最大值
– k
F
最大值
(–)
k
F
最大值
(+)
F
最大值
+ k
F
最大值
(+)
F
最大值
_ k
F
最大值
(–)
k
F
最大值
(+)
k
F
最大值
(+)
v1(–) v1(+) v1(–) v1(+)
图示 14. 转移 功能 (四 和 二 quadrant multiplication)
: 点此下载
