AD7940
rev. 0 | 页 7 的 20
管脚 配置 和函数 描述
03305-0-023
CS
SDATA
SCLK
6
5
4
V
DD
1
地
2
V
在
3
AD7940
顶 视图
(不 至 规模)
sot-23
图示 3. sot-23 管脚 配置
03305-0-003
nc = 非 连接
AD7490
MSOP
顶 视图
(不 至 规模)
V
DD
1
地
2
地
3
V
在
4
CS
SDATA
NC
SCLK
8
7
6
5
图示 4. msop 管脚 配置
表格 5. 管脚 函数 描述
管脚 非.
sot-23
管脚 非.
msop mnemonic 函数
1 1 v
DD
电源 供应 输入. 这 v
DD
范围 为 这 ad7940 是 从 2.5 v 至 5.5 v.
2 2, 3 地
相似物 地面. 地面 涉及 要点 为 所有 circui尝试 在 这 ad7940. 所有 相似物 输入 信号 应当
是 涉及 至 这个 地 电压.
3 4 v
在
相似物 输入. 单独的-结束 相似物 input 频道. 这 输入 范围 是 0 v 至 v
DD
.
4 5 sclk
串行 时钟. 逻辑 输入. sclk provides 这 串行 时钟 为 accessing数据 从 这个 部分. 这个 时钟
输入 是 也 使用 作 the 时钟 源 为 这 ad7940's 转换 处理.
5 7 sdata
数据 输出. 逻辑 输出. 这 转换 结果 从这 ad7940 是 提供 在这个 输出 作 一个 串行
数据 stream. 这 位 是 clocked out 在 这 下落 边缘 的 这 sclk输入. 这 数据 stream 从 这
ad7940 组成 的 二 leading zeros followed 用 14位 的 转换 数据 那 是 提供 msb
第一. 这个 将 是 followed 用四 trailing zeroes 如果
CS
是 使保持 低 为 一个 总的 的 24 sclk 循环. 看 这
串行 接口 部分.
6 8
CS
碎片 选择. 起作用的 低 逻辑 输入. 这个 输入 提供 这 双 函数 的 初始的 conversions 在
这 ad7940 和 framing 这 串行 数据 转移.
n/一个 6 NC 非 连接. 这个 管脚应当 是 left unconnected.
: 点此下载
