rev. 一个
AD974
–8–
能 是 读 之后 这 转换 是 完全. 这 外部 时钟
能 是 也 一个 持续的 或者 discontinuous 时钟. 一个 discontinu-
ous 时钟 能 是 也 正常情况下 低 或者 正常情况下 高 当
inactive. 在这 情况 的 这 discontinuous 时钟, 这 ad974能 是
配置 至 也 发生 或者 不 发生 一个 同步 输出
(和 一个 持续的 时钟 一个 同步 输出 将 总是 是 生产).
各自 的 这 方法 将 是 描述 在 这 下列的 sections
和 是 illustrated 在 计算数量 4 通过 9. 它 应当 是 指出
那 所有 定时 图解 假设 那 这 接到 设备 是
闭锁 数据 在 这 rising 边缘 的 这 外部 时钟. 如果 这
下落 边缘 的 dataclk 是 使用 然后, 在 这 情况 的 一个 discon-
tinuous 时钟, 一个 较少 时钟 脉冲波 是 必需的 比 显示 在
计算数量 4 通过 7 至 获得 在 一个 16-位 文字. 便条 那 数据 是
有效的 在 这 下落 边缘 的 一个 时钟 脉冲波 (为 t
13
更好 比 t
18
)
和 这 rising 边缘 的 这 next 时钟 脉冲波.
这 ad974 提供 错误 纠正 电路系统 那 能 准确无误的
为 一个 improper 位 decision 制造 在 这 第一 half 的 这
转换 循环. 正常情况下 这 occurrence 的 一个 incorrect 位
decision 在 一个 转换 循环 是 irreversible. 这个 错误
occurs 作 一个 结果 的 噪音 在 这 时间 的 这 decision 或者 预定的
至 insufficient 安排好 时间. 作 这 ad974 是 performing 一个
转换 它 是 重要的 那 transitions 不 出现 在 数字的
输入/输出 管脚 或者 降级 的 这 转换 结果 可以
出现. 这个 是 特别 重要的 在 这 第二half 的
这 转换 处理. 为 这个 reason 它 是 recommended 那
当 一个 外部 时钟 是 正在 提供 它 是 一个 discontinuous
时钟 那 是 不 toggling 在 这 时间 那
BUSY
是 低 或者,
更多 importantly, 那 它 做 不 转变 在 这 latter
half 的
BUSY
低.
外部 discontinuous 时钟 数据 读
之后 转换 和 非 同步 输出
发生
图示 4 illustrates 这 方法 用 这个 数据 从 转换
“n” 能 是 读 之后 这 转换 是 完全 使用 一个 discon-
tinuous 外部 时钟 没有 这 一代 的 一个 同步
输出. 之后 一个 转换 是 完全, 表明 用
BUSY
returning 高, 这 结果 的 那 转换 能 是 读 当
CS
是 低 和 r/
C
是 高. 在 这个 模式
CS
能 是 系 低.
这 msb 将 是 有效的 在 这 第一 下落 边缘 和 这 第二
rising 边缘 的 dataclk. 这 lsb 将 是 有效的 在 这 16th
下落 边缘 和 这 17th rising 边缘 的 dataclk. 一个 迷你-
mum 的 16 时钟 脉冲 是 必需的 为 dataclk 如果 这
接到 设备 将 是 闭锁 数据 在 这 下落 边缘 的
dataclk. 一个 最小 的 17 时钟 脉冲 是 必需的 为
dataclk 如果 这 接到 设备 将 是 闭锁 数据 在 这
rising 边缘 的 dataclk.
这 有利因素 的 这个 方法 的 读 数据 是 那 数据 是 不
正在 clocked 输出 在 一个 转换 和 因此 转换
效能 是 不 degraded.
当 读 数据 之后 这 转换 是 完全, 和 这
最高的 频率 permitted 为 dataclk (15.15 mhz), 这
最大 可能 throughput 是 大概 195 khz, 和
不 这 评估 200 khz.
EXT
DATACLK
r/
C
BUSY
同步
数据
t
12
0 123 141516
t
13
t
14
t
1
t
2
t
21
t
18
t
18
位 15
(msb)
位 14 位 13 位 1
位 0
(lsb)
图示 4. 转换 和 读 定时 使用 一个 外部 discontinuous 数据 时钟
(ext/
INT
设置 至 逻辑 高,
CS
设置 至 逻辑 低)
: 点此下载
