首页 | 最新需求 | 最新现货 | IC库存 | 供应商 | IC英文资料库 | IC中文资料库 | IC价格 | 电路图 | 应用资料 | 技术资料
 IC型号:
您现在的位置:首页 >  IC英文资料库 进入手机版 
 
资料编号:251579
 
资料名称:AD974AN
 
文件大小: 202.6K
   
说明
 
介绍:
4-Channel, 16-Bit, 200 kSPS Data Acquisition System
 
 


: 点此下载
  浏览型号AD974AN的Datasheet PDF文件第1页
1
浏览型号AD974AN的Datasheet PDF文件第2页
2
浏览型号AD974AN的Datasheet PDF文件第3页
3
浏览型号AD974AN的Datasheet PDF文件第4页
4

5
浏览型号AD974AN的Datasheet PDF文件第6页
6
浏览型号AD974AN的Datasheet PDF文件第7页
7
浏览型号AD974AN的Datasheet PDF文件第8页
8
浏览型号AD974AN的Datasheet PDF文件第9页
9
 
本平台电子爱好着纯手工中文简译:截至2020/5/17日,支持英文词汇500个
rev. 一个
AD974
–5–
管脚 函数 描述
管脚 非. Mnemonic 描述
1 AGND1 相似物 地面. 使用 作 这 地面 涉及 要点 为 这 ref 管脚.
2–5, 25–28 vxa, vxb 相似物 输入. 谈及 至 表格 i 为 输入 范围 配置.
6 BIP 双极 补偿. 连接 vxa 输入 至 提供 双极 输入 范围.
7 CAP 涉及 缓存区 输出. 连接 一个 2.2
µ
f tantalum 电容 在 cap 和 相似物
地面.
8 REF 涉及 输入/输出. 这 内部的 +2.5 v 涉及 是 有 在 这个 管脚. alternatively 一个
外部 涉及 能 是 使用 至 override 这 内部的 涉及. 在也 情况, 连接 一个 2.2
µ
F
tantalum 电容 在 ref 和 相似物 地面.
9 AGND2 相似物 地面.
10 r/
C
读/
转变
输入. 使用 至 控制 这 转换 和 读 模式. with
CS
低, 一个 下落
边缘 在 r/
C
holds 这 相似物 输入 信号 内部 和 开始 一个 转换; 一个 rising 边缘 使能
这 传递 的 这 转换 结果.
11 V
DIG
数字的 电源 供应. nominally +5 v.
12 PWRD 电源-向下 输入. 当 设置 至 一个 逻辑 高, 电源 消耗量 是 减少 和 conversions
是 inhibited. 这 转换 结果 从 这 previous 转换 是 贮存 在 这 onboard 变换
寄存器.
13 ext/
INT
数字的 选择 输入 为 choosing 这 内部的 或者 一个 外部 数据 时钟. 和 ext/
INT
系 低,
之后 初始的 一个 转换, 16 dataclk 脉冲 transmit 这 previous 转换 结果 作
显示 在 图示 3. 和 ext/
INT
设置 至 一个 逻辑 高, 输出 数据 是 同步 至 一个
外部 时钟 信号 连接 至 这 dataclk 输入. 数据 是 输出 作 表明 在 图示 4
通过 图示 9.
14 DGND 数字的 地面.
15 同步 Digital 输出 框架 同步 为 使用 和 一个 外部 数据 时钟 (ext/
INT
= 逻辑
高). 当 一个 读 sequence 是 initiated, 一个 脉冲波 一个dataclk 时期 宽 是 输出
同步的 至 这 外部 数据 时钟.
16 DATACLK 串行 数据 时钟 输入 或者 输出, 依赖 在之上 这 逻辑 状态 的 这 ext/
INT
管脚. 当
使用 这 内部的 数据 时钟 (ext/
INT
= 逻辑 低), 一个 转换 开始 sequence 将 initiate
传递 的 16 dataclk 时期. 输出 数据 是 同步的 至 这个 时钟 和 是 有效的 在
两个都 它的 rising 和 下落 edges (图示 3). 当 使用 一个 外部 数据 时钟 (ext/
INT
= 逻辑
高), 这
CS
和 r/
C
信号 控制 如何 转换 数据 是 accessed.
17 数据 这 串行 数据 输出 是 同步 至 dataclk. 转换 结果 是贮存 在 一个 在-
碎片 寄存器. 这 ad974 提供 这 转换 结果, msb 第一, 从 它的 内部的 变换 regis-
ter. 当 使用 这 内部的 数据 时钟 (ext/
INT
= 逻辑 低), 数据 是 有效的 在 两个都 这
rising 和 下落 edges 的 dataclk. 使用 一个 外部 数据 时钟 (ext/
INT
= 逻辑 高)
准许 previous 转换 数据 至 是 accessed 在 一个 转换 (计算数量 5, 7 和 9) 或者 这
转换 结果 能 是 accessed 之后 这 completion 的 一个 转换 (计算数量 4, 6 和 8).
18, 19
WR1
,
WR2
多路调制器 写 输入. 这些 输入 是 内部 ored 至 发生 这 mux 获得 输入.
这 获得 是 transparent 当
WR1
WR2
是 系 低.
20
CS
碎片 选择 输入. 和 r/
C
低, 一个 下落 边缘 在
CS
将 initiate 一个 转换. 和 r/
C
高, 一个 下落 边缘 在
CS
将 使能 这 串行 数据 输出 sequence.
21
BUSY
busy 输出. 变得 低 当 一个 转换 是 started, 和 仍然是 低 直到 这 转换 是
完成 和 这 数据 是 latched 在 这 在-碎片 变换 寄存器.
22, 23 a1, a0 地址 多路调制器 输入 latched 和 这
WR1
,
WR2
输入.
A1 A0 数据 有 从 频道
00ain 1
01ain 2
10ain 3
11ain 4
24 V
ANA
相似物 电源 供应. nominally +5 v.
资料评论区:
点击回复标题作者最后回复时间

标 题:
内 容:
用户名:
手机号:    (*未登录用户需填写手机号,手机号不公开,可用于网站积分.)
      
关于我们 | 联系我们
电    话13410210660             QQ : 84325569   点击这里与集成电路资料查询网联系
联系方式: E-mail:CaiZH01@163.com