初步的 技术的 数据
AD9725
rev. pra | 页 13 的 16
theory 的 运作
lvds 输入
这 ad9725 使用 lvds (低 电压 差别的 signaling)
数字的 输入 至 使能 高 速 数字的 signaling. lvds
准许 这 使用 的 一个 差别的 信号 为 最佳的 噪音 reject-
tion, 和 有 小 信号 振幅 为 快 速 和 更小的
电源 消耗. 各自 差别的 数字的 输入 在 这 ad9725
有 一个 内部的 100 Ω 电阻 为 恰当的 加载 末端. 这
lvds 数字的 数据 输入 在 这 ad9725 满足 这 ieee 减少
范围 (rr) 规格 为 一般 模式 输入 范围 (875 mv 至
1575 mv) 和 一个 输入 差别的 门槛 的 ±350 mv.
数据 同步 电路系统
这 高 speeds 在 这个 这 lvds 数字的 接口 是 设计
至 运作 需要 维持 同步 的 这 数据
(db[15:0]+, db[15:0]–) 和 数据 时钟 (dataclk_in+,
dataclk_in–) 和 这 dac 时钟 (clk+, clk–). 自从 这
dac 时钟 输入 是 不 lvds, 这 阶段 relationship 在
那 时钟 和 这 数据 能 相异, 和, 除非 预防措施 是
带去, 数据 能 是 corrupted.
这 输入 数据 必须 是 提供 在 这 一样 频率 作 这
dac 时钟 从 一个 lvds 源 和 一个 accompanying lvds
数据 时钟. 自从 这 dac 和 数据 clocks 是 不同的 类型,
它们的 阶段 relationship 是 difficult 至 具体说明.
这 ad9725 提供 内部的 电路系统 至 保持 这 数据 从
正在 corrupted 在 一个 宽 变化 在 相关的 阶段. once
这 dac 和 数据 clocks 有 被 established 和 synchron-
ization 有 被 initiated, 这 阶段 在 这 二 clocks 能
相异 用 在 least 一个 全部 时钟 循环 没有 丧失 的 数据. 如果 这
阶段 relationship 在 这 clocks varies 足够的 至 导致 一个
可能 丧失 的 数据, 这 ad9725 能 是 resynchronized 在
一些 不同的 方法.
这 内部的 同步 circuitry 在 这 ad9725 eases 这个
问题 用 准许 这 阶段 至 相异 用 在 least 一个 全部 时钟
循环, once 同步 有 被 established. 它 做 这个 用
demultiplexing 这 新当选的 数据 stream 在 四 途径,
各自 containing 每 fourth 数据 文字. 各自 的 这些 words 是
呈现 为 四 dac 时钟 循环. 这 数据 是 然后 remulti-
plexed 用 抽样 各自 频道 和 这 适合的 dac
时钟 循环.
最初的 同步 是 established 在 一个 的 这 下列的
方法:
1.
当 这 重置 管脚 是 asserted, 这 同步 逻辑
是 initiated 至 提供 最优的 内部的 定时.
2.
如果 spi_dis 是 不 asserted, 这 同步 是 优化
用 writing 设置 同步_upd (02h[1]) 高.
3.
如果 spi_dis 是 asserted, 这 同步 是 优化 用
asserting 这 同步_upd 管脚.
once 同步 是 established, 这 ad9725 needs 至 是
reoptimized 仅有的 如果 运行 情况 改变 足够的 至
影响 这 相关的 阶段 的 这 dac 和 数据 clocks 用 更多
比 一个 时钟 循环. 这 ad9725 发现 当 一个 synchroni-
zation 更新 是 需要, 和 indicates 这个 需要 用 asserting
syncalrm (02h[0]) 或者 同步_alrm 高. 如果 syncalrm
(02h[0]) 或者 同步_alrm 有 被 asserted, resynchroni-
zation 能 是 accomplished 作 跟随:
1.
如果 这 同步 逻辑 是 在 自动 模式
(syncman (02h[2]) = 0), 这 同步 逻辑 将
优化 这 内部的 定时 作 需要. 二 数据 words
将 典型地 是 lost 或者 重复的 当 一个 optimization
occurs. 如果th在possibilitycould causeseriousproblems,
手工的 运作 将 是 必需的.
2.
如果 这 同步 逻辑 是 在 手工的 模式
(syncman (02h[2]) = 1), 这 逻辑 将 表明 这 需要
为 一个 更新 用 asserting syncalrm (02h[0]) 高. 在
正常的 运作, 一个 逻辑 高 在 syncalrm (02h[0])
做 不 意思 那 数据 是 正在 lost, 但是 那 情况
是 关闭 至 这 要点 在哪里 数据 将 是 lost. optimization
应当 是 initiated 用 设置 syncupd (02h[1]) 高 在 一个
便利的 时间.
3.
monitoring 这 同步 逻辑 状态 和 初始的
一个 更新 能 是 完毕 通过 包装 管脚 用 设置 spi_dis
高 和 使用 这 同步_alrm 和 同步_upd 管脚 在
这 一样 方法 这 手工的 同步 运作 是
描述 在 步伐 2.
便条 那 syncupd (02h[1]) 或者 同步_upd 能 是 asserted
在 任何 时间 至 优化 这 同步, 甚至 如果
syncalrm (02h[0]) 或者 同步_alrm 有 不 表明 那
它 是 necessary.
如果 也 这 数据 时钟 或者 这 dac 时钟 是 interrupted 为 任何
reason, 一个 syncupd 或者 同步_upd 应当 是 executed 至
insure 那 非 subsequent 数据 是 lost.
内部的 涉及 和 全部-规模 输出
电流
这 ad9725 包含 一个 内部的 带宽 间隙 涉及 的 1.2 v.
这 涉及 电压 是 应用 至 一个 外部 电阻 在 fsadj,
和 这 resultant 电流 是 amplified 用 这 涉及 缓存区 至
提供 这 全部-规模 电流 为 这 dac 输出. 这 增益
等式 从 这 内部的 涉及 至 这 dac 输出
(假设 这 数字的 输入 是 在 全部 规模) 是 作 跟随:
I
OUTFS
= 1.2 × 32/fsadj
带去 在 账户 这 状态 的 这 数字的 输入, 这 输出
电流 的 i
OUTA
和 i
OUTB
在 任何 instant 在 时间 是:
I
OUTA
= i
OUTFS
× (db15:db0)/65536
I
OUTB
= i
OUTFS
× (1
−
db15:db0)/65536
: 点此下载
