AD9877
rev. b | 页 13 的 36
theory 的 运作
至 增益 一个 一般 understanding 的 这 ad9877, 谈及 至 这
块 图解 的 这 设备 architecture 在
图示 15. 这
下列的 是 一个 一般 描述 的 这 设备 符合实际.
后来的 sections 将 detail 各自 的 这 数据 path building blocks.
transmit 部分
调制 模式 运作
这 ad9877 accepts 6-位 words 那 是 strobed 同步的
至 这 主控 时钟, mclk, 在 这 数据 assembler. 一个 高
水平的 在 txsync 信号 这 开始 的 一个 transmit 标识. 二
successive 6-位 words 表格 一个 12-位 标识 组件. 这
新当选的 数据 是 assumed 至 是 complex 在 那 alternating
12-位 words 是 regarded 作 这 在-阶段 (i) 和 quadrature
(q) 组件 的 一个 标识. 标识 组件 是 assumed
至 是 在 twos complement format. 这 比率 在 这个 这 txiq
数据 是 读 将 是 涉及 至 作 这 主控 时钟 比率 (f
MCLK
).
这 数据 assembler receives 这 多路复用 iq 数据 和 creates
二 并行的 12-位 paths 和 i 和 q 数据 pairs, 这个
compose 一个 complex 标识. 这 比率 在 这个 这 i 和 q 数据-
文字 pairs 呈现 在 这 输出 的 这 数据 assembler 是
涉及 至 作 这 iq 样本 比率 (f
IQCLK
). 因为 四 6-位
读 是 必需的 在 这 txiq 输入 至 读 一个 全部 24-位
complex 标识, f
MCLK
是 4 时间 这 iq 样本 比率 (f
MCLK
= 4 ×
f
IQCLK
).
once 通过 这 数据 assembler, 这 iq 数据 streams 是 喂养
通过 二 half-带宽 过滤 (half-带宽 过滤 1 和 2). 这
结合体 的 这些 二 过滤 结果 在 这 样本 比率
增加 用 一个 因素 的 4. 因此, 在 这 输出 的 half-带宽
过滤 2, 这 样本 比率 是 4 × f
IQCLK
. 在 增加 至 这 样本
比率 增加, 这 half-带宽 过滤 提供 这 低-通过 过滤
典型的 需要 至 压制 这 谱的 images
生产 用 这 upsampling 处理.
if12 输入
q 输入
i 输入
SDELTA1
XTAL
Tx
FSADJ
SDELTA0
OSCIN
12
8
8
模数转换器
模数转换器
模数转换器
控制 文字 0
控制 文字 1
Σ
-
Δ
Σ
-
Δ
12
12
m = 1, 2, ..., 31
OSCIN
乘法器
×
M
÷
8
÷
2
÷
2
÷
N
REF12
REF8
÷
2
MUX
DAC
dac 增益 控制
n = 3, 4
(f
OSCIN
)
(f
OSCIN
)
(f
SYSCLK
)
(f
OSCIN
)
12
QUADRATURE
MODULATOR
DDS
SIN
half-带宽
过滤 1
half-带宽
过滤 2
CIC
过滤
数据
ASSEMBLER
I
Q
COS
ad832x ctrl
burst profile ctrl
串行 接口
3
2
4
RxIQ
数据
4
12
12 12 12
12 12 12
÷
2
÷
2
r = 2, 3, ..., 63
÷
R
(f
IQCLK
)
(f
MCLK
)
AD9877
6
TxIQ
rx 如果
RxSYNC
RxIQ
REFCLK
MCLK
TxSYNC
02716-015
图示 15. 块 图解
: 点此下载
