AD9877
rev. b | 页 9 的 36
管脚 非. Mnemonic 描述
59 DGNDOSC 振荡器 数字的 地面.
62 DVDDOSC 振荡器 数字的 3.3 v 供应.
66 DVDDSD Σ-∆ 数字的 3.3 v 供应.
69 DGNDSD Σ-∆ 数字的 地面.
73 AVDDIQ 8-位 模数转换器 相似物 3.3 v 供应.
74, 77, 80 AGNDIQ 8-位 模数转换器 相似物 地面.
83, 88, 91, 96, 99 AGND 12-位 模数转换器 相似物 地面.
4:15 if[11:0] 12-位 模数转换器 数字的 输出.
16:19 rxiq[3:0] muxed i 和 q 模数转换器 输出.
20 RxSYNC 同步 输出, 如果, i, 和 q adcs.
23 MCLK 主控 时钟 输出.
26 TxSYNC 同步 输入 为 transmit 端口.
27:32 txiq[5:0] 数字的 在放 为 transmit 端口.
35, 36 profile[1:0] profile 选择 输入.
37
重置
碎片 重置 输入.
41 sclk sport 时钟.
42
CS
sport 碎片 选择.
43 SDIO sport 数据 i/o.
44 SDO sport 数据 输出.
47
PWRDN
电源-向下 transmit path.
48 REFIO txdac 解耦 (至 agnd).
49 FSADJ dac 输出 调整 (外部 电阻).
51, 52 tx−, tx+ tx path complementary 输出.
57 PLLFILT pll 循环 过滤 连接.
60 XTAL 结晶 振荡器 inverse 输出.
61 oscin 振荡器 时钟 输入.
63 ca_clk 串行 时钟 至 缆索 驱动器.
64 ca_数据 串行 数据 至 缆索 驱动器.
65
ca_en
串行 使能 至 缆索 驱动器.
67 SDELTA1 Σ-∆ 输出 stream1.
68 SDELTA0 Σ-∆ 输出 stream0.
71 refclk 可编程序的 reference 时钟 输出.
75, 76, 89, 90, 100 NC 非 连接 (leave floating).
78, 79 i in−, i in+ 差别的 输入 至 i 模数转换器.
81, 82 q in−, q in+ 差别的 输入 至 q 模数转换器.
85 REFB8 8-位 模数转换器 解耦 node.
86 REFT8 8-位 模数转换器 解耦 node.
93 REFB12 12-位 模数转换器 解耦 node.
94 REFT12 12-位 模数转换器 解耦 node.
97, 98 if12−, if12+ 差别的 输入 至 如果 模数转换器.
: 点此下载
