rev. 0
ad9860/ad9862
–7–
管脚 非. Mnemonic 函数
时钟 管脚
10 dll_锁 dll 锁 指示信号 管脚
11, 16 AGND dll 相似物 地面 管脚
12 NC 非 连接
13 AVDD dll 相似物 供应 管脚
14 OSC1 单独的 结束 输入 时钟
(或者 结晶 振荡器 输入)
15 OSC2 结晶 振荡器 输入
17 CLKSEL 控制 clkout1 比率
64 CLKOUT2 时钟 输出 发生 从 输入
时钟 (dll multiplier设置
和 clkout2 分隔 因素)
65 CLKOUT1 时钟 输出 发生 从
输入 时钟 (1
如果 clksel = 1
或者 /2 如果 clksel = 0)
各种各样的 管脚
1 aux_模数转换器_a1 auxiliary 模数转换器 一个 输入 1
3, 4, 13 AVDD 相似物 电源 管脚
2, 9 AGND 相似物 地面 管脚
5 SIGDELT 数字的 输出 从
可编程序的 sigma-delta
6 aux_dac_一个 auxiliary dac 一个 输出
7 aux_dac_b auxiliary dac b 输出
8 aux_dac_c auxiliary dac c 输出
33, 36, 53, DVDD 数字的 电源 供应 管脚
59, 61, 66,
93
34, 35, 52, DGND 数字的 地面 管脚
58, 60, 67,
94
54 SCLK 串行 总线 时钟 输入
55 SDO 串行 总线 数据 位
56 SDIO 串行 总线 数据 位
57 SEN 串行 总线 使能
63 RESETB 重置 (spi 寄存器 和 逻辑)
95 aux_spi_做 optional auxiliary 模数转换器 串行 总线
数据 输出 位
96 aux_spi_clk optional auxiliary 模数转换器 串行 总线
数据 输出 获得 时钟
97 aux_spi_csb optional auxiliary 模数转换器 串行 总线
碎片 选择 位
128 aux_模数转换器_a2 auxiliary 模数转换器 一个 输入 2
126 aux_模数转换器_b1 auxiliary 模数转换器 b 输入 1
125 aux_模数转换器_b2 auxiliary 模数转换器 b 输入 2
127 aux_模数转换器_ref Auxiliary 模数转换器 涉及
管脚 非. Mnemonic 函数
receive 管脚
68/70
–
79 d0a 至 10-/12-位 模数转换器 输出 的
d9a/d11a Receive 频道 一个
80/82
–
91 d0b 至 10-/12-位 模数转换器 输出 的
d9b/d11b Receive 频道 b
92 RxSYNC 同步 时钟 为
频道 一个 和 频道 b rx paths
98, 99, AVDD 相似物 供应 管脚
104, 105,
117, 118,
123, 124,
100, 103, AGND 相似物 地面 管脚
106, 109,
110, 112,
113, 116,
119, 122,
101 reft_b 顶 涉及 解耦 为
频道 b 模数转换器
102 refb_b bottom 涉及 解耦
为 频道 b 模数转换器
107 VIN+B receive 频道 b 差别的 (+) 输入
108 VIN
–
B receive 频道 b 差别的 (
) 输入
111 VREF 内部的 模数转换器 电压 涉及
114 VIN
–
一个 receive 频道 一个 差别的 (
) 输入
115 VIN+A receive 频道 一个差别的 (+) input
120 refb_一个 bottom 涉及 解耦 为
频道 一个 模数转换器
121 reft_一个 顶 涉及 解耦 为
频道 一个 模数转换器
transmit 管脚
18, 20 AVDD 相似物 供应 管脚
23, 32
19, 24, AGND 相似物 地面 管脚
27, 28, 31
21 REFIO 涉及 输出, 1.2 v 名义上的
22 FSADJ 全部-规模 电流 调整
25 IOUT
–
在ransmit 频道 一个 dac
差别的 (
) 输出
26 IOUT+A transmit 频道 一个 dac
差别的 (+) 输出
29 IOUT+B transmit 频道 b dac
差别的 (+) 输出
30 IOUT
–
BTransmit 频道 b dac
差别的 (
) 输出
37
–
48/50 tx11/tx13 12-/14-位 transmit dac 数据
至 tx0 (interleaved 数据 当 必需的)
51 TxSYNC 同步 输入 为 传输者
62 模式/ configures default 定时 模式,
TxBLANK
*
控制 tx 数字的 电源 向下
*
这 逻辑 水平的 的 这 模式/txblank 管脚 在 电源 向上 定义 这 default 定时
模式; 一个 逻辑 低 configures 正常的 运作, 逻辑 高 configures alternate
运作 模式.
管脚 函数 描述