rev. 0
–8–
AD9887
描述 的 管脚 shared 在 相似物
和 数字的 接口
HSOUT horizontal 同步 输出
一个 reconstructed 和 阶段-排整齐 版本 的
这 video hsync. 这 极性 的 这个 输出
能 是 控制 通过 一个 串行 总线 位. 在 相似物
接口 模式 这 placement 和 持续时间
是 能变的. 在 数字的 接口 模式 这
placement 和 持续时间 是 设置 用 这 graphics
传输者.
VSOUT vertical 同步 输出
这 separated vsync 从 一个 composite
信号 或者 一个 直接 通过 通过 的 这 vsync
输入. 这 极性 的 这个 输出 能 是 con-
trolled 通过 一个 串行 总线 位. 这 placement 和
持续时间 在 所有 模式 是 设置 用 这 graphics
传输者.
串行 端口 (2-线)
SDA 串行 端口 数据 i/o
SCL 串行 端口 数据 时钟
A0 串行 端口 地址 输入 1
A1 串行 端口 地址 输入 2
为 一个 全部 描述 的 这 2-线 串行 regis-
ter 和 如何 它 工作, 谈及 至 这 控制
寄存器 部分.
数据 输出
red 一个 数据 输出, red 频道, 端口 一个/甚至
red b 数据 输出, red 频道, 端口 b/odd
绿色 一个 数据 输出, 绿色 频道, 端口 一个/甚至
绿色 b 数据 输出, 绿色 频道, 端口 b/odd
蓝 一个 数据 输出, 蓝 频道, 端口 一个/甚至
蓝 b 数据 输出, 蓝 频道, 端口 b/odd
这 主要的 数据 输出. 位 7 是 这 msb.
这些 输出 是 shared 在 这 二
接口 和 behave 符合 至 这个
接口 是 起作用的. 谈及 至 这 sections 在 这
二 接口 为 更多 信息 在 如何
这些 输出 behave.
数据 时钟 输出
DATACK 数据 输出 时钟
DATACK
数据 输出 时钟 complement
just 像 这 数据 输出, 这 数据 时钟 输出-
puts 是 shared 在 这 二 接口.
它们 也 behave differently取决于 在
这个 接口 是 起作用的. 谈及 至 这 sections
在 这 二 接口 至 决定 如何 这些
管脚 behave.
各种各样的
S
CDT
碎片 起作用的/inactive 发现 输出
这 逻辑 为 这 s
CDT
管脚 是 [analog 接口
hsync detection] 或者 [digital 接口 de
detection]. 所以, 这 s
CDT
管脚 将 switch 至
逻辑 低 下面 二 情况, 当 nei-
ther 接口 是 起作用的
或者
当 这 碎片 是 在
全部 碎片 电源-向下 模式. 这 数据 输出
是 automatically 三-陈述 当 s
CDT
是
低. 这个 管脚 能 是 读 用 一个 控制 在
顺序 至 决定 时期 的 inactivity.
scan 函数
SCAN
在
数据 输入 为 scan 函数
数据 能 是 承载 serially 在 这 48-位
scan 寄存器 通过 这个 管脚, clocking 它 在
和 这 scan
CLK
管脚. 它 然后 comes 输出 的
这 48 数据 输出 在 并行的. 这个 函数
是 有用的 为 加载 知道 数据 在 一个 图表-
ics 控制 碎片 为 测试 目的.
SCAN
输出
数据 输出 为 scan 函数
这 数据 在 这 48-位 scan 寄存器 能 是
读 通过 这个 管脚. 数据 是 读 在 一个 先进先出
基准 和 是 clocked 通过 这 scan
CLK
管脚.
SCAN
CLK
数据 时钟 为 scan 函数
这个 管脚 clocks 这 数据 通过 这 scan
寄存器. 它 控制 两个都 数据 输入 和 数据
输出.
: 点此下载
