DAC10
rev. d
–9–
相似物 输出 电流
两个都 真实 和 complemented 输出 下沉 电流 是 提供
在哪里
I
O
+
I
O
=
I
FS
. 电流 呈现 在 这 “true” 输出
当 一个 “1” 是 应用 至 各自 逻辑 输入. 作 这 二进制的 计数
增加, 这 下沉 电流 在 管脚 4 增加 按比例地, 在
这 fashion 的 一个 “positive logic” d/一个 转换器. 当 一个 “0” 是
应用 至 任何 输入 位, 那 电流 是 转变 止 在 管脚 4 和
转变 在 在 管脚 2. 一个 减少 逻辑 计数 增加
I
O
作 在
一个 负的 或者 inverted 逻辑 d/一个 转换器. 两个都 输出 将 是
使用 同时发生地. 如果 一个 的 这 输出 是 不 必需的, 它
必须 安静的 是 连接 至 地面 或者 至 一个 要点 有能力 的 sourc-
ing i
FS
. 做 不 leave 一个 unused 输出 管脚 打开.
两个都 输出 有 一个 极其 宽 电压 遵从 en-
abling 快 直接 电流-至-电压 转换 通过 一个 resis-
tor 系 至 地面 或者 其它 电压 源. 积极的 遵从
是 36 v 在之上 v– 和 是 独立 的 这 积极的 供应.
负的 遵从 是 +10 v 在之上 v–.
这 双 输出 使能 翻倍 这 顶峰-至-顶峰 加载
摆动 当 驱动 负载 在 quasi-差别的 fashion. 这个
特性 是 特别 有用的 在 缆索 驱动, crt deflection 和
在 其它 保持平衡 产品 此类 作 驱动 中心-抽头的
coils 和 transformers.
电源 供应
这 dac10 运作 在 一个 宽 范围 的 电源 供应 volt-
ages 从 一个 总的 供应 的 9 v 至 36 v. 当 运行 和 v–
供应 的 –10 v 或者 较少, i
REF
≤
1 毫安 是 推荐. 低
涉及 电流 运作 减少 电源 消耗量 和
增加 负的 遵从, 涉及 放大器 负的
一般模式 范围, 负的 逻辑 输入 范围 和 负的
逻辑 门槛 范围; 咨询 这 各种各样的 计算数量 为 guidance.
为 例子, 运作 在 –9 v 和 i
REF
= 2 毫安 是 不 recom-
mended 因为 负的 输出 遵从 将 是 减少
至 near 零. 运作 从 更小的 供应 是 可能, 不管怎样
在 least 8 v 总的 必须 是 应用 至 确保 转变-在 的 这 inter-
nal 偏差 网络.
对称的 供应 是 不 必需的, 作 这 dac10 是 quite
insensitive 至 变化 在 供应 电压. 电池 运作 是
feasible 作 非 地面 连接 是 必需的; 不管怎样, 一个 artifi-
cial 地面 将 是使用 至 确保 那 逻辑 swings, 等., 仍然是
在里面 可接受的 限制.
温度 效能
这 非线性 和 monotonicity 规格 的 这 dac10
是 有保证的 至 应用 在 这 全部 评估 运行 tempera-
ture 范围. 全部-规模 输出 电流 逐渐变化 是 tight, 典型地
+10 ppm/
°
c, 和 零-规模 输出 电流 和 逐渐变化 essentially
negligible 对照的 至 1/2 lsb.
这 温度 系数 的 这 涉及 电阻, r14,
应当 相一致 和 追踪 那 的 这 输出 电阻 为 最小
整体的 全部-规模 逐渐变化. 安排好 时间 的 这 dac10 decrease
大概 10% 在 –55
°
c; 一个 增加 的 关于 15% 是 typi-
cal 在 +125
°
c.
安排好 时间
这 dac10 是 有能力 的 极其 快 安排好 时间; 典型地
85 ns 在 i
REF
= 2 毫安. judicious 电路 设计 和 细致的 板
布局 必须 是 运用 至 获得 全部 效能 潜在的
在 测试 和 应用. 这 逻辑 转变 设计 使能
传播 延迟 的 仅有的 35 ns 为 各自 的 这 10 位. 安排好
时间 至 在里面 1/2 lsb 的 这 lsb 是 因此 35 ns, 和 各自
progressively 大 位 带去 successively 变长. 这 msb
settles 在 85 ns, 因此 determining 这 整体的 安排好 时间 的
130 ns. 安排好 至 8-位 精度 需要 关于 60 ns 至 78 ns.
这 输出 电容 的 这 dac10, 包含 这 包装, 是
大概 18 pf; 因此, 这 输出 rc 时间 常量
支配 安排好 时间 如果 r
L
> 500
Ω
.
安排好 时间 和 传播 延迟 是 相当地 insensitive 至
逻辑 输入 振幅 和 上升 和 下降 时间, 预定的 至 这 高
增益 的 这 逻辑 switches. 安排好 时间 也 仍然是 essentially
常量 为 i
REF
值 向下 至 1 毫安, 和 gradual 增加
为 更小的 i
REF
值. 这 principal 有利因素 的 高等级的 i
REF
值 lies 在 这 能力 至 attain 一个 给 输出 水平的 和 更小的
加载 电阻器, 因此 减少 这 输出 rc 时间 常量.
度量 的 安排好 时间 需要 这 能力 至 准确地
resolve
±
2
µ
一个; 因此, 一个 4 k
Ω
加载 是 需要 至 提供 ad-
同等看待 驱动 为 大多数 oscilloscopes. 这 安排好 时间 fixture 的
图式 加标题 “settling 时间 measurement” 使用 一个 栅地阴地放大器
设计 至 准许 驱动 一个 4 k
Ω
加载 和 较少 比 5 pf 的 para-
sitic 电容 在 这 度量 node. 在 i
REF
值 的 较少
比 1 毫安, 过度的 rc damping 的 这 输出 是 difficult 至
阻止 当 维持 足够的 敏锐的. 不管怎样, 这
主要的 carry 从 0111111111 至 1000000000 提供 一个 accu-
比率 指示信号 的 安排好 时间. 这个 代号 改变 做 不 re-
quire 这 正常的 6.2 时间 constants 至 settle 至 在里面
±
0.2% 的
这 最终 值, 和 因此 安排好 时间 将 是 observed 在 更小的
值 的 i
REF
.
dac10 切换 过往旅客 或者 “glitches” 是 非常 低 和 将
是 更远 减少 用 小 电容的 负载 在 这 输出 和 一个
minor sacrifice 在 安排好 时间.
fastest 运作 能 是 得到 用 使用 短的 leads, minimiz-
ing 输出 电容 和 加载 电阻 值, 和 用 足够的
bypassing 在 这 供应, 涉及 和 v
LC
terminals. 供应
做 不 需要 大 electrolytic 绕过 电容 作 这 供应
电流 流 是 独立 的 输入 逻辑 states; 0.1
µ
f capaci-
tors 在 这 供应 管脚 提供 全部 瞬时 保护.
: 点此下载
