DAC0854CIWM_集成电路资料查询网

块 图解
TLH11261–15
管脚 描述
V
OUT1
(19) 这 电压 输出 连接 的 这
V
OUT2
(1) 四 DACS 这些 提供 输出
V
OUT3
(14) 电压 在 这 范围 03V–28V
V
OUT4
(11)
V
REF
输出(16) 这 内部的 电压 涉及 output
这 输出 的 这 涉及 是 265V
g
2% 这个 管脚 应当 是 绕过 和
一个 220
m
F capacitor
V
BIAS1
(2) V
BIAS1
是 连接 至 这 非-反相的
V
BIAS2
(13) 输入 的 输出 放大器 1 和 2
因此 设置 这 模拟的 地面
电压 为 DAC’s 1 和 2 当 V
BIAS2
执行 这个 函数 为 DAC’s 3 和 4
这 允许 范围 是 03V –14V
地(7) 这 系统 地面 pin 连接 至
clean 地面 point
DV
CC
(10) 这 数字的 和 相似物 电源 供应
AV
CC
(17) pins 这 电源 供应 范围 的 这
DAC0854 是 45V – 55V 至 保证
accuracy 它 是 必需的 那 这 AV
CC
和 DV
CC
管脚 是 绕过 separately
和 绕过 电容 的 10
m
F
tantalum 在 并行的 和 01
m
F ceramic
AU
(4) 当 这个 管脚 是 带去 low 所有 DAC 输出
将 是 asynchronously updated CS
必须 是
使保持 高 在 这 update
V
REF1
(18) 这 电压 涉及 输入 为 这 四
V
REF2
(20) DACs 这 允许 范围 是 0V–275V
V
REF3
(15)
V
REF4
(12)
CS
(3) 这 碎片 选择 控制 input 这个 输入 是
起作用的 low
clk(5) 这 外部 时钟 输入 pin
di(9) 这 串行 数据 input 这 数据 是 clocked 在
LSB first Preceding 这 数据 字节 是 4 或者 6
位 的 instructions
做(6) 这 串行 数据 output 这 数据 能 是
clocked 输出 也 MSB 或者 LSB first 和 在
也 这 积极的 或者 负的 边缘 的 这
clock
INT
(8) 这 电源 中断 output 在 一个
中断 的 这 电源 supply 这个 管脚
变得 low 自从 这个 管脚 有 一个 打开 流
output 一个 10 k
X
拉-向上 电阻 必须 是
连接 至 这 supply
8

标　题:
内　容:
用户名:

手机号:	(*未登录用户需填写手机号,手机号不公开,可用于网站积分.)

本平台电子爱好着纯手工中文简译:	截至2020/5/17日,支持英文词汇500个

块图解 TLH11261–15 管脚描述 V OUT1 (19) 这电压输出连接的这 V OUT2 (1) 四 DACS 这些提供输出 V OUT3 (14) 电压在这范围 03V–28V V OUT4 (11) V REF 输出(16) 这内部的电压涉及 output 这输出的这涉及是 265V g 2% 这个管脚应当是绕过和一个 220 m F capacitor V BIAS1 (2) V BIAS1 是连接至这非-反相的 V BIAS2 (13) 输入的输出放大器 1 和 2 因此设置这模拟的地面电压为 DAC’s 1 和 2 当 V BIAS2 执行这个函数为 DAC’s 3 和 4 这允许范围是 03V –14V 地(7) 这系统地面 pin 连接至 clean 地面 point DV CC (10) 这数字的和相似物电源供应 AV CC (17) pins 这电源供应范围的这 DAC0854 是 45V – 55V 至保证 accuracy 它是必需的那这 AV CC 和 DV CC 管脚是绕过 separately 和绕过电容的 10 m F tantalum 在并行的和 01 m F ceramic AU (4) 当这个管脚是带去 low 所有 DAC 输出将是 asynchronously updated CS 必须是使保持高在这 update V REF1 (18) 这电压涉及输入为这四 V REF2 (20) DACs 这允许范围是 0V–275V V REF3 (15) V REF4 (12) CS (3) 这碎片选择控制 input 这个输入是起作用的 low clk(5) 这外部时钟输入 pin di(9) 这串行数据 input 这数据是 clocked 在 LSB first Preceding 这数据字节是 4 或者 6 位的 instructions 做(6) 这串行数据 output 这数据能是 clocked 输出也 MSB 或者 LSB first 和在也这积极的或者负的边缘的这 clock INT (8) 这电源中断 output 在一个中断的这电源 supply 这个管脚变得 low 自从这个管脚有一个打开流 output 一个 10 k X 拉-向上电阻必须是连接至这 supply 8

	电话：13410210660 QQ : 84325569
	联系方式： E-mail:CaiZH01@163.com