MC74HC541A
http://onsemi.com
4
C
L
*
*includes 所有 探查 和 jig 电容
测试
要点
设备
下面
测试
输出
测试 电路
图示 3. 图示 4.
C
L
*
*includes 所有 探查 和 jig 电容
测试
要点
设备
下面
测试
输出
1k
Ω
连接 至 v
CC
当
测试 t
PLZ
和 t
PZL
.
连接 至 地 当
测试 t
PHZ
和 t
PZH
.
管脚 描述
输入
a1, a2, a3, a4, a5, a6, a7, a8 (pins 2, 3, 4, 5, 6, 7, 8,
9)
— 数据 输入 管脚. 数据 在 这些 管脚 呈现 在
non–inverted 表格 在 这 相应的 y 输出, 当
这 输出 是 使能.
控制
oe1, oe2 (管脚 1, 19)
— 输出 使能 (active–low).
当 一个 低 电压 是 应用 至 两个都 的 这些 管脚, 这
输出 是 使能 和 这 设备 功能 作 一个
non–inverting 缓存区. 当 一个 高 电压 是 应用 至
也 输入, 这 输出 假设 这 高 阻抗 状态.
输出
y1, y2, y3, y4, y5, y6, y7, y8 (pins 18, 17, 16, 15, 14,
13, 12, 11)
— 设备 输出. 取决于 在之上 这 状态 的
这 输出 使能 管脚, 这些 输出 是 也
non–inverting 输出 或者 high–impedance 输出.
V
CC
至 7 其它
缓存区
逻辑 detail
一个 的 第八
缓存区
输入 一个
OE1
OE2
输出 y
: 点此下载
