首页 | 最新需求 | 最新现货 | IC库存 | 供应商 | IC英文资料库 | IC中文资料库 | IC价格 | 电路图 | 应用资料 | 技术资料
 IC型号:
您现在的位置:首页 >  IC英文资料库 进入手机版 
 
资料编号:265516
 
资料名称:DP83902AV
 
文件大小: 851.36K
   
说明
 
介绍:
ST-NICTM Serial Network Interface Controller for Twisted Pair
 
 


: 点此下载
  浏览型号DP83902AV的Datasheet PDF文件第7页
7
浏览型号DP83902AV的Datasheet PDF文件第8页
8
浏览型号DP83902AV的Datasheet PDF文件第9页
9
浏览型号DP83902AV的Datasheet PDF文件第10页
10

11
浏览型号DP83902AV的Datasheet PDF文件第12页
12
浏览型号DP83902AV的Datasheet PDF文件第13页
13
浏览型号DP83902AV的Datasheet PDF文件第14页
14
浏览型号DP83902AV的Datasheet PDF文件第15页
15
 
本平台电子爱好着纯手工中文简译:截至2020/5/17日,支持英文词汇500个
40 函数的 描述
(持续)
顺序 阻止 扭曲量 transmitted frequency
总的 电容 seen 结晶 应当 equal
总的 加载 capacitance 一个 标准 并行的 设置-向上
显示 图解 below 2 加载 caps C1 C2
应当 equal 2C1 规格 加载 cap (预定的 电容
行为 序列) 较少 任何 偏离 capacitances
因此 修整 电容 必需的 计算 fol-
lows
C1
e
2XC1
b
(cb1
一个
cd1) 在哪里 Cb1
e
cap X1
Cd1
e
X1 dev cap
C2
e
2XC1
b
(cb2
一个
cd2) 在哪里 Cb2
e
cap X2
Cd2
e
X2 dev cap
STNIC 管脚 X1 X2 区域 5 pF
TLF11157–52
NIC (媒介 进入 控制) 单元
RECEIVE DESERIALIZER
Receive Deserializer 使活动 输入 信号
运输车 Sense asserted 准许 新当选的 变换-
ed 变换 寄存器 receive clock 串行
receive 数据 routed CRC generatorchecker
Receive Deserializer 包含 一个 synch 探测器 这个
发现 SFD (开始 框架 delimiter) establish
在哪里 字节 boundaries 在里面 串行 stream locat-
ed 之后 第八 receive clocks 字节 数据
transferred 16-字节 先进先出 Receive 字节 计数
incremented 第一 字节 之后 SFD
审查 有效的 comparison 地址 Recognition
Logic 如果 地址 Recognition 逻辑 认识
packet 先进先出 cleared
CRC GENERATORCHECKER
transmission CRC 逻辑 发生 一个 local CRC
地方 transmitted sequence CRC encodes 所有
地方 之后 SFD CRC shifted 输出 MSB 第一 下列-
ing last transmit byte reception CRC 逻辑
发生 一个 CRC 地方 新当选的 packet 这个 local
CRC serially 对照的 新当选的 CRC appended
终止 小包装板盒 transmitting node 如果 local
received CRC match 一个 明确的 模式 generat-
ed 解码 表明 数据 errors 传递
errors 结果 不同的 模式 detected 结果
拒绝 一个 小包装板盒 (如果 所以 编写程序)
TRANSMIT SERIALIZER
Transmit Serializer 并行的 数据 先进先出
serializes transmission serializer clocked
transmit 时钟 发生 internally 串行 数据
shifted CRC generatorchecker begin-
ning 各自 transmission Preamble Synch gener-
ator append 62 10 preamble 一个 11 synch pat-
tern 之后 last 数据 字节 小包装板盒 串行-
ized 32-位 FCS 地方 shifted 直接地 输出 CRC
generator 事件 一个 collision Preamble
Synch 发生器 使用 发生 一个 32-位 JAM 模式
所有 1’s
地址 RECOGNITION 逻辑
地址 recognition 逻辑 比较 Destination ad-
dress 地方 (第一 6 字节 received 小包装板盒) phys-
ical 地址 寄存器 贮存 地址 寄存器 Array
如果 任何 一个 字节 相一致 前-pro-
grammed 物理的 address 协议 控制 逻辑 re-
jects packet 所有 multicast destination 地址 fil-
tered 使用 一个 hashing technique (看 寄存器 description)
如果 multicast 地址 indexes 一个 设置
过滤 排列 Multicast 地址 寄存器 排列
小包装板盒 accepted 否则 rejected proto-
col 控制 Logic 各自 destination 地址 审查
所有 1’s 这个 保留 broadcast address
先进先出 总线 行动
Overview
accommodate 不同的 比率 这个 数据 comes
(或者 变得 至) 网络 变得 (或者 comes 从)
系统 memory st-nic 包含 一个 16-字节 先进先出
buffering 数据 media 先进先出 门槛
programmable 先进先出 filled 它的 编写程序
threshold local DMA 频道 transfers 这些 字节 (或者
words) local memory crucial local DMA
进入 总线 在里面 一个 最小 总线 latency time
否则 一个 先进先出 underrun (或者 overrun) occurs
先进先出 underruns 或者 overruns 造成 conditions
(1) 总线 latency 所以 先进先出 filled (或者
emptied) 网络 在之前 local DMA serv-
iced 先进先出 (2) 总线 latency slowed
throughput local DMA 一个 要点 在哪里 slower
网络 数据 比率 (10 mbitsec) 这个 第二 con-
dition 依赖 在之上 DMA 时钟 文字 宽度
(字节 或者 文字 宽) worst 情况 情况 ultimate-
ly 限制 整体的 总线 latency 这个 st-nic toler-
ate
Beginning Receive
beginning reception st-nic stores 全部
地址 地方 各自 新当选的 小包装板盒 先进先出 deter-
mine whether 地址 matches st-nic’s 物理的
地址 寄存器 或者 maps 一个 它的 Multicast Registers
这个 导致 先进先出 accumulate 8 bytes Furthermore
那里 一些 同步 延迟 DMA PLA
Thus 真实的 时间 BREQ asserted
时间 开始 框架 Delimiter (sfd) 发现
78
m
s 这个 运作 affects 总线 latencies 2-
4-字节 门槛 第一 receive BREQ 自从
先进先出 必须 filled 8 字节 (或者 4 words) 在之前 issuing 一个
BREQ
终止 Receive
终止 一个 小包装板盒 发现 ENDEC mod-
ule st-nic enters 它的 终止 小包装板盒 处理 se-
quence emptying 它的 先进先出 writing 状态 信息
beginning packet st-nic holds 面向
总线 全部 sequence longest 时间 BREQ
扩展 occurs 一个 小包装板盒 ends just st-nic
执行 它的 last 先进先出 burst st-nic 这个 case 每-
形式 一个 编写程序 burst 转移 followed flushing
remaining 字节 FIFO 完成 writing
标头 信息 memory 下列的 步伐 出现
这个 sequence
1 st-nic issues BREQ 因为 先进先出 门槛
reached
2 burst 小包装板盒 ends 结果 BREQ 扩展-
ed
11
资料评论区:
点击回复标题作者最后回复时间

标 题:
内 容:
用户名:
手机号:    (*未登录用户需填写手机号,手机号不公开,可用于网站积分.)
      
关于我们 | 联系我们
电    话13410210660             QQ : 84325569   点击这里与集成电路资料查询网联系
联系方式: E-mail:CaiZH01@163.com