连接 图解
(持续)
TLF11157–65
顺序 号码 DP83902AVJG
看 NS 包装 号码 VJG100A
20 管脚 描述
PQFP PLCC AVJG 管脚
IO 描述
管脚 No 管脚 No 管脚 No 名字
总线 接口 管脚
95 5 92 INT O
INTERRUPT
Indicates 那 这 DP83902A 需要 CPU 注意 之后
reception 传递 或者 completion 的 DMA transfers 这 中断 是 cleared
用 writing 至 这 ISR (中断 状态 寄存器) 所有 中断 是 maskable
96 6 93 WACK I
写 ACKNOWLEDGE
Issued 从 系统 至 DP83902A 至 表明 那
数据 有 被 写 至 这 外部 latch 这 DP83902A 将 begin 一个 写
循环 至 放置 这 数据 在 local memory
98 7 95 PRD O
端口 READ
使能 数据 从 外部 获得 在 至 local 总线 在 一个
记忆 写 循环 至 local 记忆 (偏远的 写 运作) 这个 准许
异步的 转移 的 数据 从 这 系统 记忆 至 local memory
99 100 8–11 96 RA3–RA0 I
寄存器 ADDRESS
这些 四 管脚 是 使用 至 选择 一个 寄存器 至 是 读
1 2 98–100 或者 written 这 状态 的 这些 输入 是 ignored 当 这 DP83902A 是 不 在
从动装置 模式 (cs
高)
4