DS2151Q
4的 51
管脚 描述
表格 1-1
管脚 标识 类型 描述
1
2
3
4
AD4
AD5
AD6
AD7
i/o
地址/数据 总线.
一个 8-位 多路复用 地址/数据 总线.
5
RD (ds)
I
读 输入 (数据 strobe)
.
6
CS
I
碎片 选择.
必须 是 低 至 读 或者 写 这 端口.
7 ale(作) I
地址 获得 使能
(地址 strobe).
一个 积极的 going 边缘
serves 至 demultiplex 这 总线.
8
WR (r/ W )
I
写 输入 (读/写)
.
9 RLINK O
receive link 数据.
updated 和 也 fdl 数据 (esf) 或者 fs 位
(d4) 或者 z 位 (zbtsi) 一个 rclk 在之前 这 开始 的 一个 框架. 看
部分 13 为 定时 详细信息.
10 RLCLK O
receive link 时钟.
4 khz 或者 2 khz (zbtsi) 要求 时钟 为 这
rlink 输出. 看 部分 13 为 定时 详细信息.
11 DVSS -
数字的 信号 地面.
0.0 伏特. 应当 是 系 至 local 地面 平面.
12 RCLK O
receive 时钟
. recovered 1.544 mhz 时钟.
13 RCHCLK O
receive 频道 时钟
. 192 khz 时钟 这个 脉冲 高 在 这
lsb 的 各自 频道. 有用的 为 并行的 至 串行 转换 的 频道
数据, locating robbed-位 signaling 位, 和 为 blocking clocks 在
dds 产品. 看 部分 13 为 定时 详细信息.
14 RSER O
receive 串行 数据.
received nrz 串行 数据, updated 在 rising
edges 的 rclk 或者 sysclk.
15 RSYNC i/o
receive 同步.
一个 提取 脉冲波, 一个 rclk 宽, 是 输出 在 这个
管脚 这个 identifies 也 框架 (rcr2.4=0) 或者 multiframe boundaries
(rcr2.4=1). 如果 设置 至 输出 框架 boundaries, 然后 通过 rcr2.5,
rsync 能 也 是 设置 至 输出 翻倍-宽 脉冲 在 signaling
frames. 如果 这 elastic store 是 使能 通过 这 ccr1.2, 然后 这个 管脚 能
是 使能 至 是 一个 输入 通过 rcr2.3 在 这个 一个 框架 boundary 脉冲波
是 应用. 看 部分 13 为 定时 详细信息.
16 rlos/lotc O
receive 丧失 的 同步/丧失 的 transmit 时钟.
一个 双 函数
输出. 如果 ccr3.5=0, 将 toggle 高 当 这 synchronizer 是
searching 为 这 t1 框架 和 multiframe; 如果 ccr3.5=1, 将 toggle
高 如果 这 tclk 管脚 有 不 toggled 为 5 美国.
17 SYSCLK I
系统 时钟.
1.544 mhz 或者 2.048 mhz 时钟. 仅有的 使用 当 这
elastic store 功能 是 使能 通过 也 ccr1.7 或者 ccr1.2.
应当 是 系 低 在 产品 那 做 不 使用 这 elastic store. 如果
系 高 为 更多 比 100 美国, 将 强迫 所有 输出 管脚 (包含 这
并行的 端口) 至 3-状态.
18 RCHBLK O
receive 频道 块.
一个 用户 可编程序的 输出 那 能 是
强迫 高 或者 低 在 任何 的 这 24 t1 途径. 有用的 为
blocking clocks 至 一个 串行 uart 或者 lapd 控制 在 产品
在哪里 不 所有 t1 途径 是 使用 此类 作 fractional t1, 384k bps
维护, 768k bps, 或者 isdn-pri. 也 有用的 为 locating 单独的
途径 在 漏出-和-insert 产品. 看 部分 13 为 定时
详细信息.
: 点此下载
