DS21Q50
6 的 87
1. 介绍
这 ds21q50 是 优化 为 高-密度 末端 的 e1 线条. 二 重大的 特性 是 包含
为 这个 类型 的 应用: 这 interleave 总线 运算tion (ibo) 和 一个 系统 clock synthesizer 特性. 这
ibo 准许 向上 至 第八 e1 数据 streams 至 是 multiplexed 面向 一个 单独的 高-速 pcm 总线 没有
额外的 外部 逻辑. 这 系统 时钟 synthesizer feature 准许 任何 的 这 e1 线条 至 是 选择 作
这 主控 源 的 时钟 为 这 系统 和 为所有 这 传输者. 这个 是 也 accomplished 没有
这 需要 的 外部 逻辑. 各自 的 这 四 transceivers 有 一个 时钟 和 数据 jitter attenuator 那 能 是
assigned 至 也 这 transmit 或者 receive path. 在 增加 那里 是 一个 单独的, undedicated 时钟 jitter
attenuator 那 能 是 硬件 配置 作 这 美国er needs. 各自 transceiver 也 包含 一个 prbs
模式 发生器 和 探测器.图示 18-1显示 一个 simplified 典型 应用 那 terminates 第八 e1
线条 (transmit 和 receive pairs) 和 结合 这 数据 在 一个 单独的 16.384mhz pcm 总线. 这
16.384mhz 系统 时钟 是 获得 和 phased-锁 至 一个 的 这 第八 e1 线条. 在 这 receive 一侧 的
各自 端口, 一个 elastic store 提供 logical management 的 任何 slip 情况 因为 的 这
异步的 relationship 的 这 第八 e1 线条. 在 th是 应用, 所有 第八 transmitters 是 安排时间 至 这
选择 e1 线条.
这 相似物 ami/hdb3 波形 止 的 这 e1 线条是 变压器 结合 在 这 rring 和 rtip
管脚 的 这 ds21q50. 这 设备 recovers 时钟 和 data 从 这 相似物 信号 和 passes 它 通过 这
jitter attenuation mux 至 这 receive framer 在哪里 这 digital 串行 stream 是 analyzed 至 locate 这
framing/multiframe 模式. 这 ds21q50 包含 一个 起作用的 过滤 那 reconstructs 这 相似物 received
信号 为 这 非线性的 losses 那 出现 在 trans使命. 这 设备 有 一个 usable receive 敏锐的 的
0db 至 -43db, 这个 准许 这 设备 至 运作在 cables 在 2km 在 长度. 这 receive framer
locates fas 框架 和 crc 和 cas multiframe boundaries 作 好 作 发现 新当选的 alarms
包含, 运输车 丧失, 丧失 的 同步, ais, 和偏远的 alarm. 如果 需要, 这 receive elastic store
能 是 使能 在 顺序 至 absorb 这 阶段 和频率 differences 在 这 recovered e1 数据
stream 和 一个 异步的 backplane 时钟 这个 是 提供 在 the sysclk 输入. 这 时钟 应用
在 这 sysclk 输入 能 是 也 一个 2.048mhz/4.096mhz/8.192mhz 或者 16.384mhz 时钟. 这
transmit framer 是 独立 从 这 receive 在 两个都 这 时钟 (所需的)东西 和 特性. 这
transmit formatter 提供 这 需要 框架/multiframe 数据 overhead 为 e1 传递.
: 点此下载
