DS21Q50
7 的 87
便条:
这个 数据 薄板 假设 一个 particular 命名法 的 这 e1 ope比率 环境. 在 各自 125µs
框架, 那里 是 32 8-位 时间 slots numbered 0 至 31. time slot 0 是 transmitted 第一 和 received 第一.
这些 32 时间 slots 是 也 涉及 至 作 途径和 一个 numbering scheme 的1 至 32. 时间 slot 0 是
完全同样的 至 频道 1; 时间 slot 1 是 完全同样的 至 频道 2; 和 所以 在. 各自 时间 slot (或者 频道) 是 制造
向上 的 第八 位 那 是 numbered 1 至 8. 位 号码 1, msb, 是 transmitted 第一. 位 号码 8, 这 lsb,
是 transmitted last. 这 期 “locked” 是 使用 至 谈及 至 二 时钟 信号 那 是 阶段-锁 或者
频率-锁 或者 获得 从 一个 一般 时钟 (i.e., 一个 8.192mhz 时钟 能 是 锁 至 一个 2.048mhz
时钟 如果 它们 share 这 一样 8khz 组件). throughout 这个 数据 薄板, 这 下列的 abbreviations
是 使用:
名字 函数
FAS 框架 排成直线 信号
CAS 频道 有关联的 signaling
mf multiframe
si 国际的 位
CRC4 cyclical 多余 审查
CCS 一般 频道 signaling
sa 额外的 位
e-位 crc4 错误 位
LOC 丧失 的 时钟
TCLK
这个 一般地 谈及 至 这 transmit 比率 时钟 和 能 涉及 一个 真实的 输入
信号 至 这 设备 (tclk) 或者 一个 内部 获得 信号 使用 为 传递.
RCLK
这个 一般地 谈及 至 这 recovered 网络 时钟 和 能 是 一个 涉及 至 一个
真实的 输出 信号 从 这 设备 或者 一个 内部的 信号.
: 点此下载
