DS21372
4 的 21
详细地 管脚 描述
表格 1
管脚 标识 类型 描述
1TL I
transmit 加载.
一个 积极的-going 边缘 负载 这 模式 发生器 和
这 内容 的 这 模式 设置 寄存器. 这 msb 的 这 repetitive 或者
pseudorandom 模式 呈现 在 tdata 之后 这 第三 积极的 边缘 的
tclk 从 asserting tl. tl 是 logically 或者’ed 和 pcr.7 和 应当
是 系 至 v
SS
如果 不 使用. 看 图示 8 为 定时 信息.
2 AD0 i/o
数据 总线.
一个 8-位 多路复用 地址/数据 总线.
3 AD1 i/o
数据 总线.
一个 8-位 多路复用 地址/数据 总线.
4 测试 I
测试.
设置 高 至 3-状态 所有 输出 管脚 (
INT
, adx, tdata, rlos).
应当 是 系 至 v
SS
至 使能 所有 输出.
5V
SS
-
信号 地面.
0.0 伏特. 应当 是 系 至 local 地面 平面.
6 AD2 i/o
数据 总线.
一个 8-位 多路复用 地址/数据 总线.
7 AD3 i/o
数据 总线.
一个 8-位 多路复用 地址/数据 总线.
8 AD4 i/o
数据 总线.
一个 8-位 多路复用 地址/数据 总线.
9 AD5 i/o
数据 总线.
一个 8-位 多路复用 地址/数据 总线.
10 AD6 i/o
数据 总线.
一个 8-位 多路复用 地址/数据 总线.
11 AD7 i/o
数据 总线.
一个 8-位 多路复用 地址/数据 总线.
12 V
SS
-
信号 地面.
0.0 伏特. 应当 是 系 至 local 地面 平面.
13 V
DD
-
积极的 供应.
3.3 伏特.
14 BTS I
总线 类型 选择.
strap 高 至 选择 motorola 总线 定时; strap 低 至
选择 intel 总线 定时. 这个 管脚 控制 这 函数 的 这
RD
(ds),
ale(作), 和
WR
(r/
W
) 管脚. 如果 bts = 1, 然后 这些 管脚 假设 这
函数 列表 在 parenthesis ().
15
RD
(ds)
I
读 输入 (数据 strobe).
16
CS
I
碎片 选择.
必须 是 低 至 读 或者 写 这 端口.
17 ale(作) I
地址 获得 使能 (地址 strobe).
一个 积极的 going 边缘 serves
至 demultiplex 这 总线.
18
WR
(r/
W
)
I
写 输入 (读/写).
19
INT
O
alarm 中断.
flags host 控制 在 情况 定义 在
状态 寄存器. 起作用的 低, 打开 流 输出.
20 V
DD
-
积极的 供应.
3.3 伏特.
21 V
SS
-
信号 地面.
0.0 伏特. 应当 是 系 至 local 地面 平面.
22 LC I
加载 计数.
一个 积极的-going 边缘 latches 这 电流 位 和 位 错误
计数 在 这 用户 accessible bcr 和 becr 寄存器 和 clears 这
内部的 计数 寄存器. lc 是 logically 或者’ed 和 控制 位 pcr.4.
应当 是 系 至 v
SS
如果 不 使用.
23 RLOS O
receive 丧失 的 同步.
indicates 这 real 时间 状态 的 这 receive
synchronizer. 起作用的 高 输出.
: 点此下载
