函数 选择 表格
模式 选择 DE0 DE1 RSEL
接受者 零 在, 驱动器 零 在, 驱动器 一个 止 H L L
接受者 零 在, 驱动器 零 止, 驱动器 一个 在 L H L
接受者 一个 在, 驱动器 零 在, 驱动器 一个 止 H L H
接受者 一个 在, 驱动器 零 止, 驱动器 一个 在 L H H
接受者 零 在, 驱动器 零 在, 驱动器 一个 在 H H L
接受者 一个 在, 驱动器 零 在, 驱动器 一个 在 H H H
驱动器 零 和 驱动器 一个 触发-状态 L L X
真实 表格 为 接受者 零
输入 输出
DE0 RSEL (ri0+)–(ri0−) DO+ DO−
HL L LH
HL H HL
H L 100 mV
>
&放大;
>
−100 mV X X
LX X ZZ
X = 高 或者 低 逻辑 状态
Z = 高 阻抗 状态
L = 低 状态
真实 表格 为 接受者 一个
输入 输出
DE1 RSEL (ri1+)–(ri1−) DO+ DO−
HH L LH
HH H HL
H H 100 mV
>
&放大;
>
−100 mV X X
LX X ZZ
X = 高 或者 低 逻辑 状态
Z = 高 阻抗 状态
L = 低 状态
真实 表格 为 电流 驱动
驱动器 电流 驱动 ISEL0 ISEL1
驱动器 0 3.5 毫安 H X
驱动器 0 8.5 毫安 L X
驱动器 1 3.5 毫安 X H
驱动器 1 8.5 毫安 X L
产品 信息
那里 是 few 一般 practices 这个 应当 是 运用
当 designing PCB 为 总线 LVDS signaling. recom-
mended practices 是:
•
使用 在 least 4 PCB 板 layer (总线 LVDS 信号,
地面, 电源 和 TTL 信号).
•
保持 驱动器 和 接受者 作 关闭 至 这 (总线 LVDS
端口 一侧) 连接器 作 可能.
•
绕过 各自 总线 LVDS 设备 和 也 使用 distributed
大(量) 电容. 表面 挂载 电容 放置 关闭
至 电源 和 地面 管脚 工作 最好的. 二 或者 三 multi-
layer 陶瓷的 (mlc) 表面 挂载 电容 (0.1µ 和
0.01 µF 在 并行的 应当 是 使用 在 各自 V
CC
和
地面. 这 电容 应当 是 作 关闭 作 可能 至
这 V
CC
管脚.
•
使用 控制 阻抗 查出 这个 相一致 这 differ-
ential 阻抗 的 your 传递 中等 (i.e.,
缆索) 和 末端 电阻.
•
使用 这 末端 电阻 这个 最好的 matches 这 dif-
ferential 阻抗 的 your 传递 线条.
•
Leave unused 总线 LVDS 接受者 输入 打开 (floating).
•
分开 TTL 信号 从 总线 LVDS 信号.
媒介 (缆索, 连接器 或者 backplane)
选择:
•
使用 控制 阻抗 媒介. 这 cables 和 con-
nectors 应当 有 一个 matched 差别的 阻抗.
•
保持平衡 cables (e.g., twisted 一双) 是 通常地 更好的
比 不平衡 cables (ribbon 缆索, 简单的 coax) 为
噪音 减少 和 信号 质量.
•
•
那里 是 不同的 类型 的 failsafe situations 至 考虑,
这些 是 打开 输入, Terminated 输入, 和 其它 spe-
cial 具体情况. 这 第一, 打开 输入 failsafe occurs 当 仅有的
一个 接受者 是 正在 使用 (r0 为 例子). 这 unused
接受者 (r1) 输入 应当 是 left 打开 为 噪音 minimi-
zation. 这 第二 情况 是 为 terminated 输入. 这个 oc-
curs 当 这 输入 有 一个 低 阻抗 (典型地 100
ohm) 末端 (r
T
) 横过 它们, 和 这 缆索 是 un-
plugged. 为 这个 情况, 和 如果 这 输出 状态 needs 至
维持 一个 知道 状态, 二 外部 偏差 电阻器 将
是 使用 至 提供 一个 强 一般 模式 偏差 要点.
为 这个 一个 10K Ohm 拉 向上 和 拉 向下 电阻 将 是
使用 至 设置 这 输出 高. 便条 那 R
1
和 R
2
应当
是 更 大 ( 2 顺序 的 巨大) 对照的 至 R
T
至 降低 加载 影响 至 这 总线 LVDS 驱动器 当
它 是 起作用的.
www.国家的.com 6
: 点此下载
