首页 | 最新需求 | 最新现货 | IC库存 | 供应商 | IC英文资料库 | IC中文资料库 | IC价格 | 电路图 | 应用资料 | 技术资料
 IC型号:
您现在的位置:首页 >  IC英文资料库 进入手机版 
 
资料编号:268144
 
资料名称:DS90CR212MTD
 
文件大小: 255.05K
   
说明
 
介绍:
21-Bit Channel Link
 
 


: 点此下载
  浏览型号DS90CR212MTD的Datasheet PDF文件第1页
1
浏览型号DS90CR212MTD的Datasheet PDF文件第2页
2
浏览型号DS90CR212MTD的Datasheet PDF文件第3页
3

4
浏览型号DS90CR212MTD的Datasheet PDF文件第5页
5
浏览型号DS90CR212MTD的Datasheet PDF文件第6页
6
浏览型号DS90CR212MTD的Datasheet PDF文件第7页
7
浏览型号DS90CR212MTD的Datasheet PDF文件第8页
8
浏览型号DS90CR212MTD的Datasheet PDF文件第9页
9
 
本平台电子爱好着纯手工中文简译:截至2020/5/17日,支持英文词汇500个
电的 特性
(持续)
推荐 运行 供应 温度 范围 除非 否则 指定
标识 参数 情况 最小值 典型值 最大值 单位
接受者 供应 电流
I
CCRZ
接受者 供应 电流,
电源 向下
电源 向下
=
110µA
便条 1:
“Absolute 最大 Ratings” 那些 在之外 这个 安全 设备 不能 有保证的. 它们 meant imply 设备
应当 运作 这些 限制. tables “Electrical Characteristics” 具体说明 情况 设备 运作.
便条 2:
典型 V
CC
=
5.0v T
一个
=
+25˚c.
便条 3:
电流 设备 管脚 定义 积极的. 电流 输出 设备 管脚 定义 负的. 电压 关联 地面 除非 否则 speci-
fied (除了 V
OD
V
OD
).
便条 4:
静电释放 比率:
HBM (1.5 k
, 100 pf)
PLL V
CC
1000V
所有 其它 管脚
2000V
EIAJ (0
, 200 pf)
150V
传输者 切换 特性
推荐 运行 供应 温度 范围 除非 否则 指定
标识 参数 最小值 典型值 最大值 单位
LLHT LVDS 低-至-高 转变 时间 (
图示 2
) 0.75 1.5 ns
LHLT LVDS 高-至-低 转变 时间 (
图示 2
) 0.75 1.5 ns
TCIT TxCLK 转变 时间 (
图示 4
)8ns
TCCS TxOUT 频道-至-频道 Skew (便条 5) (
图示 5
) 350 ps
TPPos0 传输者 输出 脉冲波 位置 Bit0 (
图示 16
)f
=
20 MHz −200 150 350 ps
TPPos1 传输者 输出 脉冲波 位置 Bit1 6.3 7.2 7.5 ns
TPPos2 传输者 输出 脉冲波 位置 Bit2 12.8 13.6 14.6 ns
TPPos3 传输者 输出 脉冲波 位置 Bit3 20 20.8 21.5 ns
TPPos4 传输者 输出 脉冲波 位置 Bit4 27.2 28 28.5 ns
TPPos5 传输者 输出 脉冲波 位置 Bit5 34.5 35.2 35.6 ns
TPPos6 传输者 输出 脉冲波 位置 Bit6 42.2 42.6 42.9 ns
TPPos0 传输者 输出 脉冲波 位置 Bit0 (
图示 16
)f
=
40 MHz −100 100 300 ps
TPPos1 传输者 输出 脉冲波 位置 Bit1 2.9 3.3 3.9 ns
TPPos2 传输者 输出 脉冲波 位置 Bit2 6.1 6.6 7.1 ns
TPPos3 传输者 输出 脉冲波 位置 Bit3 9.7 10.2 10.7 ns
TPPos4 传输者 输出 脉冲波 位置 Bit4 13 13.5 14.1 ns
TPPos5 传输者 输出 脉冲波 位置 Bit5 17 17.4 17.8 ns
TPPos6 传输者 输出 脉冲波 位置 Bit6 20.3 20.8 21.4 ns
TCIP TxCLK 时期 (
图示 6
) 25 T 50 ns
TCIH TxCLK 时间 (
图示 6
) 0.35t 0.5t 0.65t ns
TCIL TxCLK 时间 (
图示 6
) 0.35t 0.5t 0.65t ns
TSTC TxIN 建制 TxCLK (
图示 6
) f = 20 MHz 14 ns
f=40MHz 8 ns
THTC TxIN 支撑 TxCLK (
图示 6
) 2.5 2 ns
TCCD TxCLK TxCLK 输出 延迟
@
25˚c, V
CC
=
5.0v (
图示 8
) 5 9.7 ns
TPLLS 传输者 阶段 循环 设置 (
图示 10
)10ms
TPDD 传输者 Powerdown 延迟 (
图示 14
) 100 ns
便条 5:
这个 限制 为基础 bench 描绘.
www.国家的.com 4
资料评论区:
点击回复标题作者最后回复时间

标 题:
内 容:
用户名:
手机号:    (*未登录用户需填写手机号,手机号不公开,可用于网站积分.)
      
关于我们 | 联系我们
电    话13410210660             QQ : 84325569   点击这里与集成电路资料查询网联系
联系方式: E-mail:CaiZH01@163.com