10
56f807 技术的 数据
2.5 中断 和 程序 控制 信号
表格 9. 总线 控制 信号
非. 的
管脚
信号
名字
信号
类型
状态 在
重置
信号 描述
1
PS
输出 触发-陈述
程序 记忆 选择
—PS是 asserted 低 为 外部 程序
记忆 进入.
1
DS
输出 触发-陈述
数据 记忆 选择
—DS是 asserted 低 为 外部 数据
记忆 进入.
1
WR
输出 触发-陈述
写 使能
—WR是 asserted 在 外部 记忆 写
循环. 当 wr
是 asserted 低, 管脚 d0–d15 变为 输出
和 这 设备 puts 数据 在 这 总线. 当 wr
是 deasserted 高,
这 外部 数据 是 latched inside 这 外部 设备. 当 wr
是
asserted, 它 qualifies 这 a0–a15, ps
, 和 ds管脚. wr能 是
连接 直接地 至 这 我们
管脚 的 一个 静态的 内存.
1
RD
输出 触发-陈述
读 使能
—RD是 asserted 在 外部 记忆 读 循环.
当 rd
是 asserted 低, 管脚 d0–d15 变为 输入 和 一个
外部 设备 是 使能 面向 这 设备’s 数据 总线. 当 rd
是
deasserted 高, 这 外部 数据 是 latched inside 这 设备.
当 rd是 asserted, 它 qualifies 这 a0–a15, ps, 和 ds 管脚. rd
能 是 连接 直接地 至 这 oe
管脚 的 一个 静态的 内存 或者 只读存储器.
表格 10. 中断 和 程序 控制 信号
非. 的
管脚
信号
名字
信号
类型
状态 在
重置
信号 描述
1
IRQA
输入
(施密特)
输入
外部 中断 要求 一个
—这 irqa输入 是 一个
同步 外部 中断 要求 那 indicates 那 一个
外部 设备 是 requesting 维护. 它 能 是 编写程序 至
是 水平的-敏感的 或者 负的-边缘-triggered.
1
IRQB
输入
(施密特)
输入
外部 中断 要求 b
—这 irqb输入 是 一个 外部
中断 要求 那 indicates 那 一个 外部 设备 是
requesting 维护. 它 能 是 编写程序 至 是 水平的-敏感的
或者 负的-边缘-triggered.
1
RSTO
输出 输出
重置 输出
—这个 输出 reflects 这 内部的 重置 状态 的
这 碎片.
F
r
e
e
s
c
一个
l
e
S
e
m
i
c
o
n
d
u
c
t
o
r
,
I
freescale 半导体, 公司
为 更多 信息 在 这个 产品,
go 至: www.freescale.com
n
c
.
.
.
: 点此下载
