地址, 数据, 和 总线 控制 信号
56f807 技术的 数据
9
2.4 地址, 数据, 和 总线 控制 信号
1
CLKO
输出 碎片-驱动
时钟 输出
—这个 管脚 输出 一个 缓冲 时钟 信号. 用
程序编制 这 clkosel[4:0] 位 在 这 clko 选择
寄存器 (clkosr), 这 用户 能 选择 在 outputting 一个
版本 的 这 信号 应用 至 xtal 和 一个 版本 的 这
设备’s 主控 时钟 在 这 输出 的 这 pll. 这 时钟
频率 在 这个 管脚 能 也 是 无能 用 程序编制 这
clkosel[4:0] 位 在 clkosr.
表格 7. 地址 总线 信号
非. 的
管脚
信号
名字
信号
类型
状态 在
重置
信号 描述
6
A0–A5
输出 触发-陈述
地址 总线
—A0–a5 具体说明 这 地址 为 外部
程序 或者 数据 记忆 accesses.
2
A6–A7
gpioe2-
GPIOE3
输出
输入/o
utput
触发-陈述
输入
地址 总线
—A6–a7 具体说明 这 地址 为 外部
程序 或者 数据 记忆 accesses.
端口 e gpio
—这些 二 一般 目的 i/o (gpio) 管脚
能 individually 是 编写程序 作 输入 或者 输出 管脚.
之后 重置, 这 default 状态 是 地址 总线.
8
A8–A15
gpioa0-
GPIOA7
输出
输入/o
utput
触发-陈述
输入
地址 总线
—A8–a15 具体说明 这 地址 为 外部
程序 或者 数据 记忆 accesses.
端口 一个 gpio
—这些 第八 一般 目的 i/o (gpio) 管脚
能 是 individually 编写程序 作 输入 或者 输出 管脚.
之后 重置, 这 default 状态 是 地址 总线.
表格 8. 数据 总线 信号
非. 的
管脚
信号
名字
信号
类型
状态 在
重置
信号 描述
16
D0–D15
输入/o
utput
触发-陈述
数据 总线
—D0–d15 具体说明 这 数据 为 外部 程序 或者
数据 记忆 accesses. d0–d15 是 触发-陈述 当 这 外部
总线 是 inactive. 内部的 pullups 将 是 起作用的.
表格 6. pll 和 时钟 (持续)
非. 的
管脚
信号
名字
信号
类型
状态 在
重置
信号 描述
F
r
e
e
s
c
一个
l
e
S
e
m
i
c
o
n
d
u
c
t
o
r
,
I
freescale 半导体, 公司
为 更多 信息 在 这个 产品,
go 至: www.freescale.com
n
c
.
.
.
: 点此下载
