快 激励 块 数据手册
E
8
产品 预告(展)
表格 1. 管脚 描述
Sym 类型 名字 和 函数
一个
0
–A
19
输入
地址 输入:
输入 为 地址 在 读 和 写 行动.
地址 是 内部 latched 在 读 和 写 循环.
8-mbit: 一个
0
–18
, 16-mbit: 一个
0–19
DQ
0
–
DQ
15
输入/
输出
数据 输入/输出:
输入 数据 和 commands 在 写 循环, 输出
数据 在 记忆 排列, 状态 寄存器 (dq
0
–DQ
7
), 和 identifier 代号 读
循环. 数据 管脚 float 至 高-阻抗 当 这 碎片 是 deselected 或者 输出
是 无能. 数据 是 内部 latched 在 一个 写 循环.
CLK 输入
时钟:
synchronizes 这 flash 记忆 至 这 系统 运行 频率 在
同步的 burst-模式 读 行动. 当 配置 为 同步的 burst-
模式 读, 地址 是 latched 在 这 第一 rising (或者 下落, 取决于 在之上 这
读 配置 寄存器 设置) clk 边缘 当 adv# 是 起作用的 或者 在之上 一个 rising
adv# 边缘, whichever occurs 第一. clk 是 ignored 在 异步的 页-
模式 读 和 写 行动.
ADV# 输入
地址 有效的:
indicates 那 一个 有效的 地址 是 呈现 在 这 地址 输入.
地址 是 latched 在 这 rising 边缘 的 adv# 在 读 和 写
行动. adv# 将 是 系 起作用的 在 异步的 读 和 写
行动.
CE# 输入
碎片 使能:
activates 这 设备的 控制 逻辑, 输入 缓存区, decoders, 和
sense 放大器. ce#-高 deselects 这 设备 和 减少 电源 消耗量
至 备用物品 水平.
RST# 输入
重置:
当 驱动 低, rst# inhibits 写 行动 这个 提供 数据
保护 在 电源 transitions, 和 它 resets 内部的 automation. rst#-高
使能 正常的 运作. exit 从 重置 sets 这 设备 至 异步的 读
排列 模式.
OE# 输入
输出 使能:
门 数据 输出 在 一个 读 循环.
WE# 输入
写 使能:
控制 写 至 这 cui 和 排列. 地址 和 数据 是
latched 在 这 rising 边缘 的 这 we# 脉冲波.
WP# 输入
写 保护:
提供 一个 方法 为 locking 和 unlocking 所有 主要的
blocks 和 二 参数 blocks.
当 wp# 是 在 逻辑 低, lockable blocks 是 锁. 如果 一个 程序 或者 擦掉
运作 是 attempted 在 一个 锁 块, sr.1 和 也 sr.4 [program] 或者 sr.5
[block erase] 将 是 设置 至 表明 这 运作 failed.
当 wp# 是 在 逻辑 高, 这 lockable blocks 是 unlocked 和 能 是
编写程序 或者 erased.
WAIT# 输出
wait:
提供 数据 有效的 反馈 当 配置 为 同步的 burst-模式
和 这 burst 长度 是 设置 至 持续的. 这个 信号 是 gated 用 oe# 和 ce# 和
是 内部 拉-向上 至 v
CCQ
通过 一个 电阻. wait# 从 一些 组件 能 是
系 一起 至 表格 一个 系统 wait# 信号.
: 点此下载
