AD7891
–8– rev. 一个
并行的 接口 模式 功能
Mnemonic 描述
CS
碎片 选择 输入. 起作用的 低 逻辑 输入 这个 是 使用 在 conjunction 和
RD
至 使能 这 数据
输出 和 和
WR
至 准许 输入 数据 至 是 写 至 这 部分.
RD
读 输入. 起作用的 低 逻辑 输入 这个 是 使用 在conjunction 和
CS
低 至 使能 这 数据 输出.
WR
写 输入. 起作用的 低, 逻辑 输入 使用 在 conjunction 和
CS
至 获得 这 多路调制器 地址 和
软件 控制 信息. 这 rising 边缘 的 这个 输入 也 initiates 一个 内部的 脉冲波. 当 使用
这 软件 开始 facility, 这个 脉冲波 延迟 这 要点 在 这个 这 追踪/支撑 变得 在 支撑 和 con-
版本 是 initiated. 这个 准许 这 多路调制器 至 settle 和 acquisition 时间 的 这 追踪/支撑 至
elapse 当 一个 频道 地址 是 changed. 如果 这 swcon 位 的 这 控制 寄存器 是 设置 至 1, 当
这个 脉冲波 时间 输出, 这 追踪/支撑 然后 变得 在 支撑 和 转换 是 initiated. 如果 这 swcon 位
的 这 控制 寄存器 是 设置 至 0 这 追踪/支撑 和 转换 sequence 是 unaffected 用 这
WR
运作.
数据 i/o 线条
那里 是 12 数据 输入/输出 线条 在 这 ad7891. 当 这 部分 是 配置 为 并行的 模式 (模式 = 1), 这 输出 数据
从 这 部分 是 提供 在 这些 12 管脚 在 一个 读 运作. 为 一个 写 运作 在 并行的 模式, 这些 线条 提供 进入
至 这 部分’s 控制 寄存器.
并行的 读 运作
在 一个 并行的 读 运作 这 12 线条 变为 这 12 数据 位 containing 这 转换 结果 从 这 ad7891. 这些 数据
位 是 labelled 数据 位 0 (lsb) 至 数据 位 11 (msb). 它们 是 三-状态 ttl-兼容 outputs. 输出 数据 编码 是 二s
complement 当 这 数据 format 位 的 这 控制 寄存器 是 1 和 笔直地 二进制的 当 这 数据 format 位 的 这 控制
寄存器 是 0.
Mnemonic 描述
DB0–DB11 数据 位 0 (lsb) 至 数据 位 11 (msb). 三-状态 ttl-兼容 输出 这个 是 控制
用 这
CS
和
RD
输入.
并行的 写 运作
在 一个 并行的 写 运作 这 下列的 功能 能 是 写 至 这 控制 寄存器 通过 这 12 数据 输入/输出 管脚.
Mnemonic 描述
A0 地址 输入. 这 状态 的 这个 输入 在 一个 并行的 写 运作 是 latched 至 这 a0 位 的 这
控制 寄存器 (看 控制 寄存器 部分).
A1 地址 输入. 这 状态 的 这个 输入 在 一个 并行的 写 运作 是 latched 至 这 a1 位 的 这
控制 寄存器 (看 控制 寄存器 部分).
A2 地址 输入. 这 状态 的 这个 输入 在 一个 并行的 写 运作 是 latched 至 这 a2 位 的 这
控制 寄存器 (看 控制 寄存器 部分).
SWCON 软件 转换 开始. 这 状态 的 这个 输入 在 一个 并行的 写 运作 是 latched 至 这
swconv 位 的 这 控制 寄存器 (看 控制 寄存器 部分).
SWSTBY 软件 备用物品 控制. 这 状态 的 这个 输入 在 一个 并行的 写 运作 是 latched 至 这
swstby 位 的 这 控制 寄存器 (看 控制 寄存器 部分).
FORMAT 数据 format 选择. 这 状态 的 这个 输入 在 一个 并行的 写 运作 是 latched 至 这
format 位 的 这 控制 寄存器 (看 控制 寄存器 部分).
: 点此下载
