sprs087e −二月 1999 − 修订 january 2004
11
邮递 办公室 盒 1443
•
houston, 德州 77251−1443
记忆 编排 (持续)
fsx/dx/clkx 串行 端口 控制
fsr/dr/clkr 串行 端口 控制
串行 r/x 计时器 控制
串行 r/x 计时器 计数器
串行 r/x 计时器 时期 寄存器
数据-transmit
数据-receive
primary-总线 控制
dma global 控制
dma 源 地址
dma destination 地址
dma 转移 计数器
计时器 0 global 控制
计时器 0 计数器
计时器 0 时期 寄存器
计时器 1 global 控制
计时器 1 计数器
计时器 1 时期 寄存器
串行 global 控制
808000h
808004h
808006h
808008h
808020h
808024h
808028h
808030h
808034h
808038h
808040h
808042h
808043h
808044h
808045h
808046h
808048h
80804Ch
808064h
便条 一个: shading denotes 保留 地址 locations.
图示 3. 附带的 总线 记忆-编排 寄存器
时钟 发生器
这 时钟 发生器 提供 clocks 至 这 vc33 设备, 和 组成 的 一个 内部的 振荡器 和 一个
阶段-锁循环 电路. 这 时钟 发生器 需要 一个 涉及 时钟 输入, 这个 能 是 提供 用 使用
一个 结晶 共振器 和 这 内部的 振荡器, 或者 从 一个 外部 时钟 源. 这 pll 电路 发生 这
设备 时钟 用 乘以 这 涉及 时钟 频率 用 一个 x5 规模 因素, 准许 使用 的 一个 时钟 源
和 一个更小的 频率 比 那 的 这 cpu. 这 pll 是 一个 adaptive 电路 那, once 同步, locks 面向
和 轨道 一个 输入 时钟 信号.
: 点此下载
