2–2 altera 公司
配置 handbook, 容积 2 8月 2005
函数的 描述
■
硬件 一致的 和 ieee 标准. 1532 在-系统
programmability (isp) 规格
■
支持 isp 通过 jam 标准 test 和 程序编制 language
(stapl)
■
支持 joint 测试 action 组 (jtag) boundary scan
■
ninit_conf
管脚 准许 private jtag 操作指南 至 initiate fpga
配置
■
内部的 拉-向上 电阻 在
ninit_conf
总是 使能
■
用户 可编程序的 弱 内部的 拉-向上 电阻器 在
nCS
和
OE
管脚
■
内部的 弱 拉-向上 电阻器 在外部 flash 接口 地址
和 控制 线条, 总线 支撑 在 数据 线条
■
备用物品 模式 和 减少 电源 消耗量
f
为 更多 信息 在 fpga co
nfiguration scheme
s 和 先进的
特性, 谈及 至 这 适合的 fpga 家族 chapter 在 这
配置
Handbook
.
函数的
描述
这 altera 增强 conf
iguration 设备 是 一个 单独的-设备, 高-速,
先进的 配置 解决方案 为非常 高-密度 fpgas. 这 核心
的 一个 增强 配置 设备 是 分隔 在 二 主要的 blocks, 一个
配置 控制 和 一个 flash me
mory. 这 flash 记忆 是 使用 至
store 配置 数据 为 系统
制造 向上 的 一个 或者 更多 altera
fpgas. unused portions 的 这 flash 记忆 能 是 使用 至 store
处理器 代号 或者 数据 那 能 是 交流
cessed 通过 这 外部 flash 接口
之后 fpga 配置 是 完全.
1
这 外部 flash 接口 是 目前 supported 在 这 epc16
和 epc4 设备. 为 信息 在 使用 这个 特性 在 这
epc8 设备, 联系 altera 产品.
这 增强 配置 设备 has 一个 3.3-v 核心 和 i/o 接口.
这 控制 碎片 是 一个 同步的系统 那 实现 这 各种各样的
接口 和 特性.图示 2–1显示 一个 块 图解 的 这
增强 配置设备. 这 控制 碎片 特性 三
独立的 接口:
■
一个 配置 接口 在 这 控制 和 这 altera
fpga(s)
■
一个 jtag 接口 在 这 控制 那 使能 在-系统
programmability (isp) 的 这 flash 记忆
■
一个 外部 flash 接口 那 这控制 shares 和 一个 外部
处理器, 或者 fpga implementing 一个 nios
®
embedded 处理器
(接口 有 after isp 和 配置)
: 点此下载
