4 altera 公司
flex 8000 可编程序的 逻辑 设备 家族 数据 薄板
flex 8000 设备 包含 一个 优化 微处理器 接口 那
准许 这 微处理器 至 配置 flex 8000 设备 serially, 在
并行的, synchronously, 或者 asynchronously. 这 接口 也 使能 这
微处理器 至 treat 一个 flex 8000 设备 作 记忆 和 配置 这
设备 用 writing 至 一个 模拟的 记忆 location, 制造 它 非常 容易 为 这
设计者 至 create 配置 软件.
这 flex 8000 家族 是 supported 用 altera’s max+plus ii
开发 系统, 一个 单独的, 整体的 包装 那 提供 图式,
text—including 这 altera 硬件 描述 language (ahdl),
vhdl, 和 verilog hdl—and 波形 设计 entry; compilation 和
逻辑 综合; simulation 和 定时 分析; 和 设备 程序编制.
这 max+plus ii 软件 提供 edif 2 0 0 和 3 0 0, 库 的
parameterized modules (lpm), vhdl, verilog hdl, 和 其它 接口
为 额外的 设计 entry 和 simulation 支持 从 其它 工业-
标准 pc- 和 unix workstation-为基础 eda tools. 这
max+plus ii 软件 runs 在 486- 和 pentium-为基础 pcs, 和 sun
sparcstation, hp 9000 序列 700/800, 和 ibm risc 系统/6000
workstations.
这 max+plus ii 软件 接口 容易地 和 一般 门 排列
eda tools 为 综合 和 simulation. 为 例子, 这 max+plus ii
软件 能 发生 verilog hdl files 为 simulation 和 tools 此类 作
cadence verilog-xl. additionally, 这 max+plus ii 软件 包含
eda libraries 那 使用 设备-明确的 特性 此类 作 carry chains, 这个
是 使用 为 快 计数器 和 arithmetic 功能. 为 instance, 这
synopsys 设计 compiler 库 有提供的 和 这 max+plus ii
开发 系统 包含 designware 功能 那 是 优化
为 这 flex 8000 architecture.
f
为 更多 信息 在 这 max+plus ii 软件, go 至 这
max+plus ii 可编程序的 逻辑 开发 系统 &放大; 软件 数据
薄板
在 这个 数据 书.
函数的
描述
这 flex 8000 architecture 包含 一个 大 矩阵变换 的 紧凑的
building blocks called 逻辑 elements (les). 各自 le 包含 一个 4-输入
lut 那 提供 combinatorial 逻辑 能力 和 一个 可编程序的
寄存器 那 提供 sequential 逻辑 能力. 这 fine-grained 结构
的 这 le 提供 高级地 效率高的 逻辑 implementation.
第八 les 是 grouped 一起 至 表格 一个 逻辑 排列 块 (lab). 各自
flex 8000 lab 是 一个 独立 结构 和 一般 输入,
interconnections, 和 控制 信号. 这 lab architecture 提供 一个
coarse-grained 结构 为 高 设备 效能 和 容易 routing.
: 点此下载
