altera 公司 7
flex 8000 可编程序的 逻辑 设备 家族 数据 薄板
flex 8000
3
各自 lab 提供 四 控制 信号 那 能 是 使用 在 所有 第八 les.
二 的 这些 信号 能 是 使用 作 clocks, 和 这 其它 二 为
clear/preset 控制. 这 lab 控制 信号 能 是 驱动 直接地 从
一个 专心致志的 输入 管脚, 一个 i/o 管脚, 或者 任何 内部的 信号 通过 这 lab local
interconnect. 这 专心致志的 输入 是 典型地 使用 为 global 时钟,
clear, 或者 preset 信号 因为 它们 提供 同步的 控制 和
非常 低 skew 横过 这 设备. flex 8000 设备 支持 向上 至 四
单独的 global 时钟, clear, 或者 preset 控制 信号. 如果 逻辑 是 必需的
在 一个 控制 信号, 它 能 是 发生 在 一个 或者 更多 les 在 任何 lab 和
驱动 在 这 local interconnect 的 这 目标 lab. 这个 处理 是 called
可编程序的 倒置, 和 是 有 为 所有 四 lab 控制 信号.
逻辑 元素
这 逻辑 元素 (le) 是 这 smallest 单位 的 逻辑 在 这 flex 8000
architecture, 和 一个 紧凑的 大小 那 提供 效率高的 逻辑 utilization.
各自 le 包含 一个 4-输入 lut, 一个 可编程序的 flipflop, 一个 carry chain,
和 cascade chain.图示 3显示 一个 块 图解 的 一个 le.
图示 3. flex 8000 le
这 lut 是 一个 函数 发生器 那 能 quickly 计算 任何 函数 的
四 变量. 这 可编程序的 flipflop 在 这 le 能 是 配置 为
d, t, jk, 或者 sr 运作. 这 clock, clear, 和 preset 控制 信号 在 这
flipflop 能 是 驱动 用 专心致志的 输入 管脚, 一般-目的 i/o 管脚,
或者 任何 内部的 逻辑. 为 purely combinatorial 功能, 这 flipflop 是
绕过 和 这 输出 的 这 lut 变得 直接地 至 这 输出 的 这 le.
LABCTRL3
LABCTRL4
DATA 1
DATA 2
DATA 3
DATA 4
LABCTRL1
LABCTRL2
carry-在
le-输出
时钟
选择
carry-输出
PRN
CLRN
DQ
DFF
看-向上
表格
(lut)
clear/
Preset
逻辑
Carry
Chain
Cascade
Chain
cascade-在
cascade-输出
: 点此下载
