PIN DESCRIPTION
名字
Pin
类型 (*)
N 描述
VPO
+
O 1 这 非-反相的 输出 的 这 Receive 电源 放大器
GNDA 地 2 相似物 地面. 所有 信号 是 关联 至 这个 管脚.
VPO
-
O 3 这 反相的 输出 的 这 Receive 电源 放大器
VPI I 4 反相的 输入 至 这 Receive 电源 放大器. 也 powers 向下 两个都
放大器 当 连接 至 V
BB
.
VF
R
O O 5 相似物 输出 的 这 Receive 过滤.
V
CC
S 6 积极的 电源 供应 管脚. V
CC
=+5V
±
5%
FS
R
I 7 Receive 框架 同步 脉冲波 这个 使能 BCLK
R
至 变换 PCM 数据 在
D
R
.fs
R
是 一个 8KHz 脉冲波 train. 看 计算数量 1 和 2 为 定时 详细信息.
D
R
I 8 Receive 数据 输入. PCM 数据 是 shifted 在 D
R
下列的 这 FS
R
leading
边缘
BCLK
R
/clksel I 9 这 位 时钟 这个 shifts 数据 在 D
R
之后 这 FS
R
leading 边缘. 将
相异 从 64KHz 至 2.048mhz.
alternatively, 将 是 一个 逻辑 输入 这个 选择 也 1.536mhz/1.544mhz
或者 2.048mhz 为 主控 时钟 在 同步的 模式 和 BCLK
X
是 使用
为 两个都 transmit 和 receive 方向 (看 表格 1). 这个 输入 有 一个
内部的 拉-向上.
MCKL
R
/pdn I 10 Receive 主控 时钟. 必须 是 1.536mhz, 1.544mhz 或者 2.048mhz. 将
是 异步的 和 MCLK
X
, 但是 应当 是 同步的 和 MCLK
X
为
最好的 效能. When MCLK
R
是 连接 continuously 低, MCLK
X
是
选择 为 所有 内部的 定时. 当 MCLK
R
是 连接 continuously
高, 这 设备 是 powered 向下.
MCLK
X
I 11 Transmit 主控 时钟. 必须 是 1.536mhz, 1.544mhz 或者 2.048mhz. 将
是 异步的 和 MCLK
R
.
BCLK
X
I 12 这 位 时钟 这个 shifts 输出 这 PCM 数据 在 D
X
. 将 相异 从 64KHz
至 2.048mhz, 但是 必须 是 同步的 和 MCLK
X
.
D
X
O 13 这 触发-statE
PCM 数据 输出 这个 是 使能 用 FS
X
.
FS
X
I 14 Transmit 框架 同步 脉冲波 输入 这个 使能 BCLK
X
至 变换 输出 这
PCM 数据 在 D
X
.fs
X
是 一个 8KHz 脉冲波 train. 看 计算数量 1 和 2 为
定时 详细信息.
TS
X
O 15 打开 流 输出 这个 脉冲 低 在 这 encoder 时间 slot. 必须 至
是 grounded 如果 不 使用.
ANLB I 16 相似物 Loopback 控制 输入. 必须 是 设置 至 逻辑 ’0’ 为 正常的
运作. 当 牵引的 至 逻辑 ’1’, 这 transmit 过滤 输入 是 disconnected
从 这 输出 的 这 transmit 前置放大器 和 连接 至 这 VPO
+
输出 的 这 receive 电源 放大器.
GS
X
O 17 相似物 输出 的 这 transmit 输入 放大器. 使用 至 设置 增益 externally.
VF
X
I
-
I 18 反相的 输入 的 这 transmit 输入 放大器.
VF
X
I
+
I 19 非-反相的 输入 的 这 transmit 输入 放大器.
V
BB
S 20 负的 电源 供应 管脚. V
BB
= -5v
±
5%
(*) i: 输入, o: 输出, s: 电源 供应.
触发-ST在E
is 一个 商标 的 国家的 半导体 Corp.
ETC5064 - etc5064-x - ETC5067 - etc5067-x
3/18