8
进步 信息
4 mbit lpc flash
SST49LF040
©2001 硅 存储 技术, 公司 s71213-00-000 11/01 562
表格 1: P
在
D
ESCRIPTION
标识 管脚 名字 类型
1
接口
功能PP LPC
一个
10
-一个
0
地址 I X 输入 为 低-顺序 地址 在 读 和 写 行动. 地址 是
内部 latched 在 一个 写 循环. 为 这 程序编制 接口, 这些
地址 是 latched 用 r/c# 和 share 这 一样 管脚 作 这 高-顺序
地址 输入.
DQ
7
-dq
0
数据 i/o X 至 输出 数据 在 读 循环 和 receive 输入 数据 在 写 循环.
数据 是 内部 latched 在 一个 写 循环. 这 输出 是 在 触发-状态 当
oe# 是 高.
OE# 输出 使能 I X 至 门 这 数据 输出 缓存区.
WE# 写 使能 I X 至 控制 这 写 行动.
模式 接口
模式 选择
I X X 这个 管脚 确定 这个 接口 是 运算的. 当 使保持 高, programmer
模式 是 使能 和 当 使保持 低, lpc 模式 是 使能. 这个 管脚 必须 是
建制 在 电源-向上 或者 在之前 返回 从 重置 和 不 改变 在 设备 oper-
ation. 这个 管脚 必须 是 使保持 高 (v
IH
) 为 pp 模式 和 低 (v
IL
) 为 lpc 模式.
INIT# Initialize I X 这个 是 这 第二 重置 管脚 为 在-系统 使用. 这个 管脚 是 内部 联合的
和 这 rst# 管脚; 如果 这个 管脚 或者 rst# 管脚 是 驱动 低, 完全同样的 运作 是
exhibited.
id[3:0]
或者
id[3:1]
Identification
输入
I X 这些 四 管脚 是 部分 的 这 mechanism 那 准许 多样的 部分 至 是 连结
至 这 一样 总线. 这些 管脚 是 内部 牵引的-向下 和 一个 电阻 在 20-
100 k
Ω
gpi[4:0] 一般
目的 输入
I X 这些 单独的 输入 能 是 使用 为 额外的 板 flexibility. 这 状态 的
这些 管脚 能 是 读 通过 lpc 寄存器. 这些 输入 应当 是 在 它们的
desired 状态 在之前 这 开始 的 这 pci 时钟 循环 在 这个 这 读 是
attempted, 和 应当 仍然是 在 放置 直到 这 终止 的 这 读 循环. unused
gpi 管脚 必须 不 是 floated.
TBL# 顶 块 锁 I X 当 低, 阻止 程序编制 至 这 激励 块 sectors 在 顶 的 记忆.
当 tbl# 是 高 它 使不能运转 硬件 写 保护 为 这 顶 块 sectors.
这个 管脚 不能 是 left unconnected.
lad[3:0] 地址 和
数据
i/o X 至 提供 lpc 控制 信号, 作 好 作 地址 和 command
输入/输出 数据.
LCLK 时钟 I X 至 提供 一个 时钟 输入 至 这 控制 单位
LFRAME# 框架 I X 至 表明 开始 的 一个 数据 转移 运作; 也 使用 至 abort 一个 lpc 循环
在 progress.
RST# 重置 I X X 至 重置 这 运作 的 这 设备
WP# 写 保护 I X 当 低, 阻止 程序编制 至 所有 但是 这 最高的 addressable blocks.
当 wp# 是 高 它 使不能运转 硬件 写 保护 为 这些 blocks.
这个 管脚 不能 是 left unconnected.
r/c# 行/column
选择
I X 选择 为 这 程序编制 接口, 这个 管脚 确定 whether 这 地址
管脚 是 pointing 至 这 行 地址, 或者 至 这 column 地址.
RES 保留 X 这些 管脚 必须 是 left unconnected.
V
DD
电源 供应 PWR X X 至 提供 电源 供应 (3.0-3.6v)
V
SS
地面 PWR X X 电路 地面 (0v 涉及)
CE# 碎片 使能 I X 这个 信号 必须 是 asserted 至 选择 这 设备. 当 ce# 是 低, 这 设备
是 使能. ce# 必须 仍然是 低 在 内部的 写 (程序 或者 擦掉)
行动. 当 ce# 是 高, 这 设备 是 放置 在 低 电源 备用物品 模式.
NC 非 连接 I X X unconnected 管脚.
t1.4 562
1. i=输入, o=输出
: 点此下载
