january 1995 6
飞利浦 半导体 产品 规格
频率 synthesizer
HEF4750V
LSI
图.4 阶段 典型的 的 pc
1
.
pc1 是 设计 至 有 一个 高 增益, 典型地 3200 v/循环
(在 12,5 khz). 这个 使能 一个 低 噪音 效能.
阶段 比较器 2
阶段 比较器 2 (pc2) 有 一个 宽 范围, 这个
使能 faster 锁 时间 至 是 达到 比 否则
将 是 可能. 它 有 一个 直线的
±
360
°
阶段 范围,
这个 corresponds 至 一个 增益 的 典型地 5 v/循环.
这个 数字的 阶段 比较器 有 三 稳固的 states:
•
重置 状态,
•
v’ leads r 状态,
•
r leads v’ 状态.
转换 从 一个 状态 至 另一 takes 放置
符合 至 这 状态 图解 的 图.5.
图.5 状态 图解 的 pc2.
输出 pc
2
生产 积极的 或者 负的-going 脉冲
和 能变的 宽度; 它们 取决于 在 这 阶段 relationship
的 r 和 v’. 这 平均 输出 电压 是 一个 直线的 函数
的 这 阶段 区别. 输出 pc
2
仍然是 在 这 高
阻抗 止-状态 在 这 区域 在 这个 pc1 运作.
这 resultant 阶段 典型的 是 显示 在 图.6.
: 点此下载
