–3–rev. 一个
adsp-bf535
时钟, 可编程序的 flags, 看门狗 计时器, 和 usb 和
pci buses 为 glueless 附带的 expansion.
adsp-bf535 peripherals
这 adsp-bf535 blackfin 处理器 包含 一个 rich 设置 的
peripherals 连接 至 这 核心 通过 一些 高 带宽
buses, 供应 flexibility 在 系统 配置 作 好 作
极好的 整体的 系统 效能. 看 函数的 块
图解在 页 1. 这 根基 peripherals 包含 一般-
目的 功能 此类 作 uarts, 计时器 和 pwm (脉冲波
宽度 调制) 和 脉冲波 measurement 能力, 一般-
目的 标记 i/o 管脚, 一个 real-时间 时钟, 和 一个 看门狗 timer.
这个 设置 的 功能 satisfies 一个宽 多样性 的 典型 系统
支持 needs 和 是 augmented用 这 系统 expansion capa-
bilities 的 这 部分. 在 additi在 至 这些 一般-目的
peripherals, 这 adsp-bf535 blackfin 处理器 包含 高
速 串行 端口 为 接口 至 一个 多样性 的 音频的 和 modem
codec 功能. 它 也 包含 一个 事件 handler 为 有伸缩性的
管理 的 中断 从 这 在-碎片 peripherals 和
外部 来源. 和 它 包含 电源 管理 控制
功能 至 tailor 这 效能 和 电源 特性 的
这 处理器 和 系统 至许多 应用 scenarios.
这 在-碎片 peripherals 能 是 easily augmented 在 许多 系统
设计 和 little 或者 非 glue logic 预定的 至 这 包括 的 一些
接口 供应 expansion在 工业-标准 buses.
这些 包含 一个 32-位, 33 mhz, v2.2 一致的 pci 总线, spi
串行 expansion 端口, 和 一个 de恶行 类型 usb 端口. 这些 使能
这 连接 的 一个 大 多样性 的附带的 设备 至 tailor 这
系统 设计 至 明确的 产品 和 一个 最小 的 设计
complexity.
所有 的 这 peripherals, 除了 为 可编程序的 flags, real-时间
时钟, 和 计时器, 是 supported 用一个 有伸缩性的 dma 结构 和
单独的 dma 途径 整体的 在 这 peripherals. 那里
是 也 一个 独立的 记忆 dma 频道 专心致志的 至 数据
transfers 在 这 各种各样的 记忆 spaces 包含 外部
sdram 和 异步的 记忆, 内部的 水平的 1 和 水平的
2 sram, 和 pci 记忆 spaces. 多样的 在-碎片 32-位
buses, 运动 在 向上 至 133 mhz, 提供 足够的 带宽
至 保持 这 处理器 核心 运动 along 和 activity 在 所有 的
这 在-碎片 和 外部 peripherals.
处理器 核心
作 显示 在图示 1, 这 blackfin 处理器 核心 包含 二
乘法器/accumulators (macs), 二 40-位 alus, 四 video
alus, 和 一个 单独的 shifter. 这 computational 单位 处理
8-位, 16-位, 或者 32-位 data 从 这 寄存器 文件.
各自 mac 执行 一个 16-位 用 16-位 乘以 在 每 循环,
和 一个 accumulation 至 一个 40-位 结果, 供应 8 位 的
扩展 精确.
这 alus 执行 一个 标准 设置 的 arithmetic 和 logical oper-
ations. 和 二 alus 有能力 的 运行 在 16- 或者 32-位 数据,
这 flexibility 的 这 computation单位 覆盖 这 信号 处理-
ing (所需的)东西 的 一个 varied 设置 的应用 needs. 各自 的 这
二 32-位 输入 寄存器 能 是 regarded 作 二 16-位 halves,
所以 各自 alu 能 accomplish 非常 flexible 单独的 16-位 arithmetic
行动. 用 察看 这 寄存器 作 pairs 的 16-位 operands,
双 16-位 或者 单独的 32-位 operations 能 是 accomplished 在 一个
单独的 循环. 四方形 16-位 operations 能 是 accomplished simply,
用 带去 有利因素 的 这 second alu. 这个 accelerates 这 每
循环 throughput.
图示 1. 处理器 核心
SP
SEQUENCE R
ALIGN
DEC ODE
LOOP BUFF ER
DAG0 DAG1
16 16
88 8 8
40 40
A0 A1
BARR EL
SHIFTER
DAT 一个 AR ITH 符合 IC UN它
控制
单位
增加RESS 一个 RITHMETIC UNIT
FP
P5
P4
P3
P2
P1
P0
R7
R6
R5
R4
R3
R2
R1
R0
I3
I2
I1
I0
L3
L2
L1
L0
B3
B2
B1
B0
M3
M2
M1
M0
: 点此下载
